DE10128238C1 - Verfahren zum Verknüpfen von logikbasierten Schaltungseinheiten und speicherbasierten Schaltungseinheiten und Schaltungsanordnung - Google Patents
Verfahren zum Verknüpfen von logikbasierten Schaltungseinheiten und speicherbasierten Schaltungseinheiten und SchaltungsanordnungInfo
- Publication number
- DE10128238C1 DE10128238C1 DE10128238A DE10128238A DE10128238C1 DE 10128238 C1 DE10128238 C1 DE 10128238C1 DE 10128238 A DE10128238 A DE 10128238A DE 10128238 A DE10128238 A DE 10128238A DE 10128238 C1 DE10128238 C1 DE 10128238C1
- Authority
- DE
- Germany
- Prior art keywords
- based circuit
- supply voltage
- logic
- memory
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
Die vorliegende Erfindung schafft ein Verfahren zum Verknüpfen von logikbasierten Schaltungseinheiten (101) und speicherbasierten Schaltungseinheiten (102) in einer Schaltungsanordnung, wobei unterschiedliche Versorgungsspannungshübe (111a, 111b) bereitgestellt werden, wobei mindestens ein Versorgungsspannungspotential (103) für mindestens eine logikbasierte Schaltungseinheit (101) bereitgestellt wird, mindestens ein Massepotential (107a) für die logikbasierte Schaltungseinheit (101) bereitgestellt wird, mindestens ein Versorgungsspannungspotential (103b) für mindestens eine speicherbasierte Schaltungseinheit bereitgestellt wird, mindestens ein Massepotential für die speicherbasierte Schaltungseinheit bereitgestellt wird, wobei ein Signalspannungshub (105) derart eingestellt wird, dass sowohl die logikbasierte Schaltungseinheit (101) als auch die speicherbasierte Schaltungseinheit (102) den Signalspannungshub in Abhängigkeit von den eingestellten Versorgungsspannungshüben (111a, 111b) verarbeiten kann. Mindestens eine Massepotentialdifferenz (106a, 106b) wird zwischen dem mindestens einen Massepotential (107a, 107b) und einem Referenzmassepotential (104) derart eingestellt, dass die logikbasierte Schaltungseinheit (101) und die speicherbasierte Schaltungseinheit (102) mit mindestens einem Versorgungsspannungshub (112a, 112b) versorgt werden, ohne dass ein Versorgungsspannungshub (111a, 111b) der entsprechenden Schaltungseinheit (102, 102) überschritten wird.
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Bereit
stellen von Versorgungsspannungspotentialen und Massepotenti
alen in Schaltungsanordnungen und -systemen mit hoher Daten
übertragungsrate, und betrifft insbesondere ein Verfahren zum
Verknüpfen von logikbasierten Schaltungseinheiten und spei
cherbasierten Schaltungseinheiten in einer Schaltungsanord
nung bzw. in einem Schaltungssystem, bei dem unterschiedliche
Versorgungsspannungshübe bereitgestellt werden.
Eine Leistungsfähigkeit von Schaltungsanordnungen und -syste
men steigt mit einer zunehmenden Integrationsdichte, wobei
insbesondere ganze Systeme auf einem einzigen Chip angeordnet
werden. Diese unter der Bezeichnung SoC (System on Chip)
bekannten Schaltungssysteme weisen den Vorteil auf, dass eine
hohe Integrationsdichte und eine Funktionalität auf hohem
Niveau bereitgestellt werden kann, wobei allerdings in
nachteiliger Weise eine Prozesskomplexität zunimmt.
Insbesondere - aber nicht ausschließlich - steigt die Pro
zesskomplexität derartiger Systeme dadurch, dass Logikfunkti
onen zusammen mit Speicherfunktionen integriert werden, die
auf einem SoC-System vorhanden sind. Weiterhin werden aus
Kostengründen große Chipflächen gefertigt, um eine Funktiona
lität von SoC-Systemen weiter zu erhöhen. Bei umfangreicheren
Schaltungssystemen ist es nicht wünschenswert - oder sogar
unmöglich - sämtliche Funktionalitäten auf einem Chip zu
integrieren, insbesondere erfolgt eine Trennung der Funktio
nalitäten nach einem Typ einer Funktionalität, z. B. in spei
cherbasierte und in logikbasierte Funktionalitäten, so dass
speicherbasierte Schaltungseinheiten und logikbasierte Schal
tungseinheiten auf unterschiedlichen Chips integriert werden
und durch Interface-Schaltungseinheiten über Signale, die
einen definierten Signalspannungshub aufweisen, miteinander
kommunizieren.
Der Fertigungsprozess für integrierte Schaltungen auf einem
Chip kann nun für die einzelnen Typen einer Funktionalität
optimiert werden, wobei ein Unterschied zwischen logikbasier
ten Schaltungseinheiten und speicherbasierten Schaltungsein
heiten mit zunehmender Integration und Leistungsfähigkeit
zunimmt.
Bei logikbasierten Schaltungseinheiten werden zunehmend dünne
Gate-Oxide, geringe Einsatzspannungen und niedrige Versor
gungsspannungspotentiale bzw. Versorgungsspannungshübe ver
wendet, welche als Spannungsunterschiede zwischen einem Ver
sorgungsspannungspotential und einem Massepotential bereitge
stellt werden.
Bei speicherbasierten Schaltungseinheiten werden demgegenüber
dicke Gate-Oxide, hohe Einsatzspannungen und damit auch höhe
re Versorgungsspannungspotentiale bzw. Versorgungsspannungs
hübe benötigt. Aus Kostengründen ist es bei hochintegrierten
Systemen mit hoher Übertragungsrate nicht praktikabel, logik
basierte Schaltungseinheiten und speicherbasierte Schaltungs
einheiten mit identischen oder ähnlichen Versorgungsspan
nungspotentialen, Massepotentialen und/oder Versorgungsspan
nungshüben zu betreiben. In rechnergestützten Systemen, in
Datenübertragungssystemen und allgemein in komplexen Schal
tungssystemen werden unterschiedliche logikbasierte Schal
tungseinheiten gemeinsam mit speicherbasierten Schaltungsein
heiten verwendet, wobei zwischen logikbasierten Schaltungs
einheiten und speicherbasierten Schaltungseinheiten Informa
tionen in Form von Signalen mit definierten Signalspannungs
hüben ausgetauscht werden.
Fig. 2 zeigt eine Schaltungsanordnung nach dem Stand der
Technik, in welcher eine logikbasierte Schaltungseinheit 101
und eine speicherbasierte Schaltungseinheit 102 über einen
Signalpfad miteinander verbunden sind, wobei zwischen der
speicherbasierten Schaltungseinheit 102 und der logikbasier
ten Schaltungseinheit 101 Informationen mit Signalen ausge
tauscht werden, deren Signalspannungshub 105 zwischen einem
Signalspannungsminimalwert 110 und einem Signalspannungsmaxi
malwert 109 bereitgestellt wird, wobei der Signalspannungshub
105 um einen Signalspannungshubmittelwert 108 bzw. ein arith
metisches Mittel variiert. Typischerweise liegt der Signal
spannungshub 105 im Bereich von 400 mV, es sind jedoch auch
kleinere oder größere Werte des Signalspannungshubs 105 ein
stellbar.
Wie in Fig. 2 dargestellt, können der logikbasierten Schal
tungseinheit 101 bzw. der speicherbasierten Schaltungseinheit
102 unterschiedliche Versorgungsspannungspotentiale 103a bzw.
103b bezüglich einem Massepotential 107 bereitgestellt wer
den, wobei die logikbasierte Schaltungseinheit 101 mit einem
Versorgungsspannungshub 111a beaufschlagt wird, während die
speicherbasierte Schaltungseinheit 102 mit einem Versorgungs
spannungshub 111b beaufschlagt wird.
Der in der Fig. 2 links dargestellte Pfeil 112 bezeichnet
das Versorgungsspannungspotential, wobei eine positive Ver
sorgungsspannung in Richtung des Pfeils 112 ausgehend von
einem Massepotential 107 (0 V) zunimmt. Somit wird die in
Fig. 2 gezeigte logikbasierte Schaltungseinheit mit einem
bezüglich des Massepotentials 107 geringeren Versorgungsspan
nungspotential 103a beaufschlagt, während die speicherbasier
te Schaltungseinheit 102 mit einem höheren Versorgungsspan
nungspotential 103b beaufschlagt wird. Der Versorgungsspan
nungshub 111a an der logikbasierten Schaltungseinheit 101 ist
somit in der in Fig. 2 gezeigten Schaltungsanordnung eben
falls geringer als der Versorgungsspannungshub 111b an der
speicherbasierten Schaltungseinheit 102.
Für eine Optimierung einer Funktionalität ist es aufgrund des
Herstellungsprozesses für integrierte Schaltungen notwendig,
dass der Versorgungsspannungshub 111a der logikbasierten
Schaltungseinheit 101 unterhalb des Versorgungsspannungshubes
111b der speicherbasierten Schaltungseinheit 102 liegt.
Es ist somit ein Nachteil herkömmlicher Schaltungsanordnungen
zum Verknüpfen von logikbasierten Schaltungseinheiten und
speicherbasierten Schaltungseinheiten, dass ein Versorgungs
spannungshub nicht beliebig verringert werden kann, da ein
vorgegebener Signalspannungshub aufrecht erhalten werden
muss, um eine sichere Kommunikation zwischen einer logikba
sierten Schaltungseinheit und einer speicherbasierten Schal
tungseinheit sicherzustellen.
Mit zunehmender Integration benötigen speicherbasierte Schal
tungseinheiten zunehmend Versorgungsspannungshübe, welche
logikbasierte Schaltungseinheiten zerstören bzw. zu sehr
belasten können, da die logikbasierten Schaltungseinheiten
aufgrund ihrer dünnen Gate-Oxide empfindlicher gegenüber
hohen Versorgungsspannungspotentialen sind.
Ein weiterer Nachteil der herkömmlichen Schaltungsanordnung
besteht darin, dass logikbasierte Schaltungseinheiten und
speicherbasierte Schaltungseinheiten mit einem identischen
Massepotential verbunden sind, wodurch eine Variabilität bei
einer Festlegung eines Versorgungsspannungspotentials für die
jeweilige Schaltungseinheit bei einem vorgegebenen Signal
spannungshub verringert ist.
Ein weiterer Nachteil herkömmlicher Schaltungsanordnungen
besteht darin, dass ein Signalspannungshubmittelwert nur in
engen Grenzen bezüglich der Versorgungsspannungspotentiale
und des Massepotentials variierbar ist.
In der Publikation "MATSUMOTO Satoshi et al. Integration of
a Power Supply for System-on-Chip, in: IEICE
TRANS. Fundamentals, Vol. E80-A, No. 2, February 1997, Seite
276-282" sind ein Verfahren und eine Schaltungsanordnung
offenbart, welche es ermöglichen, unterschiedliche Schal
tungseinheiten, welche mit unterschiedlichen Versorgungsspan
nungen zu betreiben sind, auf einem Chip, System-on-Chip,
anzuordnen. Insbesondere ist es wichtig, die Energieversor
gung und die Signalverarbeitungsschaltung auf einem Chip
anzuordnen, um Ein-Chip-Systeme zu verwirklichen. Hierbei
sind beispielsweise bipolare Transistoren in einem herkömmli
chen ersten Bereich angeordnet, und CMOS-analoge Einrichtun
gen und Hochspannungseinrichtungen sind in einem zweiten
Bereich angeordnet. Ein Nachteil der Schaltungsanordnung
besteht jedoch darin, dass ein Signalaustausch zwischen den
unterschiedlichen Schaltungseinheiten bei einem vorgegebenen
Signalspannungshub nur dann möglich ist, wenn ein Versor
gungsspannungshub nicht überschritten wird.
In dem US-Patent Nr. 5,790,839 ist eine Systemintegration von
DRAM-Makros und logischen Cores in einer Einzelchip-
Architektur gezeigt. Zur Zuführung von Versorgungsspannungs
potentialen zu den unterschiedlichen Schaltungseinheiten, die
in der Anordnung der US 5,790,839 auftreten, sind Energiever
teilungsgitter bereitgestellt, welche mit dem entsprechenden
Versorgungsspannungspotential beaufschlagt werden. In
nachteiliger Weise sind Versorgungsspannungsgitter nur für
die Versorgungsspannungspotentiale bereitgestellt, nicht
jedoch für die entsprechenden Massepotentiale. Somit ist es
nicht möglich, Versorgungsspannungshübe flexibel um einen
vorgebbaren Mittelwert herum einzustellen.
Es ist somit eine Aufgabe der vorliegenden Erfindung, Versor
gungsspannungshübe, die als eine Potentialdifferenz zwischen
einem Versorgungsspannungspotential und einem Massepotential
definiert sind, derart bereitzustellen, dass die Versorgungs
spannungshübe bezüglich der Größe und Lage um einen Mittel
wert eines Gleichanteils frei vorgegeben werden können.
Diese Aufgabe wird erfindungsgemäß durch das im Patentan
spruch 1 angegebene Verfahren sowie durch eine Schaltungsan
ordnung mit den Merkmalen des Patentanspruchs 5 gelöst. Die
Erfindung weist den weiteren Vorteil auf, dass beliebige
Schaltungseinheiten, welche unterschiedliche Versorgungsspan
nungshübe erfordern, miteinander kombiniert werden können.
Somit werden Ein-Chip-Schaltungsanordnungen und Systeme auf
einem Chip in einer großen Variabilität ermöglicht.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den
Unteransprüchen.
Ein wesentlicher Gedanke der Erfindung besteht darin, für
logikbasierte Schaltungseinheiten und speicherbasierte Schal
tungseinheiten unterschiedliche Massepotentiale dadurch be
reitzustellen, dass für logikbasierte Schaltungseinheiten und
speicherbasierte Schaltungseinheiten unterschiedliche Masse
potentialdifferenzen bezüglich eines Referenzmassepotentials
bereitgestellt werden.
Das erfindungsgemäße Verfahren zum Verknüpfen von logikba
sierten Schaltungseinheiten und speicherbasierten Schaltungs
einheiten in einer Schaltungsanordnung weist im Wesentlichen
die folgenden Schritte auf:
- a) Bereitstellen mindestens eines Versorgungsspannungspoten tials für mindestens eine logikbasierte Schaltungseinheit;
- b) Bereitstellen mindestens eines Massepotentials für die logikbasierte Schaltungseinheit;
- c) Bereitstellen mindestens eines Versorgungsspannungspoten tials für mindestens eine speicherbasierte Schaltungseinheit;
- d) Bereitstellen mindestens eines Massepotentials für die speicherbasierte Schaltungseinheit;
- e) Bereitstellen eines Signalspannungshubes, der zwischen einem Signalspannungsminimalwert und einem Signalspannungsma ximalwert eingestellt wird, um eine Kommunikation bzw. einen Informationsaustausch zwischen der speicherbasierten Schal tungseinheit und der logikbasierten Schaltungseinheit zu ermöglichen, wobei sowohl die speicherbasierte Schaltungsein heit als auch die logikbasierte Schaltungseinheit mit dem Signalspannungshub beaufschlagt wird; und
- f) Einstellen mindestens einer Massepotentialdifferenz zwi schen dem mindestens einen Massepotential der logikbasierten Schaltungseinheit und der speicherbasierten Schaltungseinheit und einem Referenzmassepotential derart, dass die logikba sierte Schaltungseinheit und die speicherbasierte Schaltungs einheit mit mindestens einem Versorgungsspannungshub beauf schlagt werden, wobei der Signalspannungshub derart bereitge stellt wird, dass ein Versorgungsspannungspotential bzw. ein Versorgungsspannungshub von Schaltungseinheiten in der Schal tungsanordnung nicht überschritten wird.
In den Unteransprüchen finden sich vorteilhafte Weiterbildun
gen und Verbesserungen des jeweiligen Gegenstandes der Erfin
dung.
Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfin
dung wird der Signalspannungshub bei logikbasierten Schal
tungseinheiten im Bereich zwischen einem Signalspannungsmini
malwert von 0,4 V und einem Signalspannungsmaximalwert von
0,8 V bereitgestellt.
Gemäß noch einer weiteren bevorzugten Weiterbildung der vor
liegenden Erfindung wird der Signalspannungshub bei logikba
sierten Schaltungseinheiten im Bereich zwischen 0,4 V bis 0,8
V bereitgestellt, wobei ein Signalspannungshubmittelwert
derart eingestellt wird, dass der Signalspannungsmaximalwert
1,0 V nicht überschreitet.
Gemäß nach einer weiteren bevorzugten Weiterbildung der vor
liegenden Erfindung wird der Signalspannungshub, mit welchem
speicherbasierte Schaltungseinheiten beaufschlagt werden, an
den Signalspannungshub der logikbasierten Schaltungseinheiten
angepasst.
Die erfindungsgemäße Schaltungsanordnung zur Verknüpfung von
logikbasierten Schaltungseinheiten und speicherbasierten
Schaltungseinheiten, bei der unterschiedliche Versorgungs
spannungshübe bereitgestellt sind, weist weiterhin auf:
mindestens eine Versorgungsspannungsquelle
mindestens eine Versorgungsspannungsquelle
- a) zur Bereitstellung mindestens eines Versorgungsspannungs potentials für mindestens eine logikbasierte Schaltungsein heit;
- b) zur Bereitstellung mindestens eines Massepotentials für die logikbasierte Schaltungseinheit;
- c) zur Bereitstellung mindestens eines Versorgungsspannungs potentials für mindestens eine speicherbasierte Schaltungs einheit; und
- d) zur Bereitstellung mindestens eines Massepotentials für die speicherbasierte Schaltungseinheit, wobei die Versor gungsspannungsquelle bereitstellt:
- e) mindestens ein Versorgungsspannungspotential für die mindestens eine logikbasierte Schaltungseinheit bezüglich des mindestens einen Massepotentials für die logikbasierte Schal tungseinheit, und
- f) mindesten ein Versorgungsspannungspotential für die min destens eine speicherbasierte Schaltungseinheit bezüglich des mindestens einen Massepotentials für die speicherbasierte Schaltungseinheit, wobei die Versorgungsspannungspotentiale derart ausgelegt sind,
- g) dass mindestens eine Massepotential differenz zwischen dem mindestens einen Massepotential und einem Referenzmassepotential derart bereitgestellt ist, dass die logikbasierte Schaltungseinheit und die speicherbasierte Schaltungseinheit mit mindestens einem Versorgungsspannungs hub versorgt werden, und dass der Signalspannungshub bereit gestellt wird, ohne dass ein Versorgungsspannungshub der Schaltungseinheiten überschritten wird.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen
dargestellt und in der nachfolgenden Beschreibung näher er
läutert. In den Zeichnungen zeigen:
Fig. 1 eine Schaltungsanordnung gemäß einem Ausführungs
beispiel der vorliegenden Erfindung; und
Fig. 2 eine herkömmliche Schaltungsanordnung zur Verknüp
fung von logikbasierten Schaltungseinheiten und
speicherbasierten Schaltungseinheiten.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder
funktionsgleiche Komponenten oder Schritte.
Fig. 1 zeigt ein Ausführungsbeispiel gemäß der vorliegenden
Erfindung zum Verknüpfen von logikbasierten Schaltungseinhei
ten und speicherbasierten Schaltungseinheiten. Beispielhaft
sind in Fig. 1 zwei Schaltungseinheiten dargestellt, eine
logikbasierte Schaltungseinheit 101 und eine speicherbasierte
Schaltungseinheit 102.
Es sei jedoch darauf hingewiesen, dass mehr als eine logikba
sierte Schaltungseinheit 101 und mehr als eine speicherba
sierte Schaltungseinheit 102 angeordnet und miteinander in
Verbindung gebracht werden können.
Weiterhin ist klar erkennbar, dass beliebige Schaltungsein
heiten, die einstellbare Versorgungsspannungspotentiale und
Massepotentiale benötigen, als Schaltungseinheiten 101 bzw.
102 bereitgestellt werden können. Die in Fig. 1 gezeigte
Schaltungsanordnung ermöglicht es, der logikbasierten Schal
tungseinheit 101 und der speicherbasierten Schaltungseinheit
102 unterschiedliche Massepotentiale 107a bzw. 107b und/oder
unterschiedliche Versorgungsspannungspotentiale 103a bzw.
103b bereitzustellen.
Der in Fig. 1 gezeigte Pfeil 112 stellt die Höhe eines Ver
sorgungsspannungspotentials gegenüber einem Referenzmassepo
tential 104 dar. Spannungspotentiale sind nun mittels einer
Versorgungsspannungsquelle (nicht gezeigt) beliebig bezüglich
des Referenzmassepotentials 104 einstellbar. Zwischen den in
Fig. 1 gezeigten Schaltungseinheiten 101, 102 ist ein Sig
nalpfad dargestellt, der durch einen Signalspannungshub 105
gekennzeichnet ist, wobei dieser ein Signal beschreibt, das
zwischen einem Signalspannungsminimalwert 110 und einem Sig
nalspannungsmaximalwert 109 um einen Signalspannungshubmit
telwert 108 bzw. um einen arithmetischen Mittelwert herum
variiert.
Für einen Betrieb der logikbasierten Schaltungseinheit 101
wird ein Versorgungsspannungshub 111a bereitgestellt, welcher
durch eine Potentialdifferenz zwischen einem Versorgungsspan
nungspotential 103a und einem Massepotential 107a definiert
ist, während der speicherbasierten Schaltungseinheit 102 ein
Versorgungsspannungshub 111b für einen Betrieb bereitgestellt
ist, welcher durch eine Potentialdifferenz zwischen einem
Versorgungsspannungspotential 103b und einem Massepotential
107b bereitgestellt wird. Da, wie bereits erwähnt, sämtliche
Versorgungsspannungspotentiale 103a, 103b und sämtliche Mas
sepotentiale 107a, 107b variabel entlang einer Versorgungs
spannungspotential-Achse 112 einstellbar sind, lassen sich
somit beliebige Versorgungsspannungshübe 111a, 111b bezüglich
eines fest vorgegebenen Signalspannungshubes 105 einstellen.
Beispielsweise sei angenommen, dass eine speicherbasierte
Schaltungseinheit 102 aufgrund ihrer Funktionalität und auf
grund der im Herstellungsprozess aufgebrachten dicken Gate-
Oxide einen hohen Versorgungsspannungshub 111b benötigt, um
eine ausreichende Speicherfunktionalität bereitzustellen.
Typischerweise wird die speicherbasierte Schaltungseinheit
102 mit einem Versorgungsspannungshub von 2,5 V beaufschlagt,
wobei ein Massepotential 107b auf 0 V oder dem Referenzmasse
potential 104 liegen soll, so dass die Massepotentialdiffe
renz 106b zu 0 wird, während das Versorgungsspannungspotenti
al 103b für die speicherbasierte Schaltungseinheit 102 auf
2,5 V gegenüber dem Referenzmassepotential 104 liegen soll.
Würde nun eine logikbasierte Schaltungseinheit 101 mit dem
Versorgungsspannungspotential 103a von 2,5 V betrieben wer
den, so wäre die Funktionalität gefährdet bzw. würde die
logikbasierte Schaltungseinheit 101 durch einen zu großen
Versorgungsspannungshub 111a beschädigt oder zerstört werden.
Logikbasierte Schaltungseinheiten arbeiten üblicherweise mit
einem Versorgungsspannungspotential 103a von 1,0 V bis 1,8 V,
wobei man fertigungstechnisch bestrebt ist, für zukünftige
logikbasierte Bausteine ein maximales Versorgungsspannungspo
tential bezüglich 0 V bzw. dem Referenzmassepotential 104 von
1,8 V über 1,5 V und 1,3 V weiter auf 1,0 V abzusenken.
Eine für 1,0 V Versorgungsspannungspotential 103a gegenüber
einem Referenzmassepotential 104 ausgelegte logikbasierte
Schaltungseinheit 101 würde in diesem Beispiel durch ein
Versorgungsspannungspotential 103b der speicherbasierten
Schaltungseinheit 102 von 2,5 V zerstört bzw. wäre in hohem
Maße gefährdet. Um der logikbasierten Schaltungseinheit 101
dennoch einen Versorgungsspannungshub 111a von nicht mehr als
1,0 V bereitzustellen, wird in dem erfindungsgemäßen Verfah
ren eine Massepotentialdifferenz 106a bereitgestellt, welche
eine Potentialdifferenz zwischen dem der logikbasierten
Schaltungseinheit 101 bereitgestellten Massepotential 107a
und dem Referenzmassepotential 104 definiert.
Somit kann ein Versorgungsspannungshub 111a zwischen einem
Versorgungsspannungspotential 103a und einem Massepotential
107a bezüglich der Größe und Lage um einen Mittelwert eines
Gleichanteils frei gewählt werden.
Es ist somit ein Vorteil der vorliegenden Erfindung, dass ein
vorgegebener Signalspannungshub 105 für eine Kommunikation
zwischen der logikbasierten Schaltungseinheit 101 und der
speicherbasierten Schaltungseinheit 102 aufrecht erhalten
werden kann, während unterschiedliche Versorgungsspannungshü
be 111a bzw. 111b mit unterschiedlichem Gleichanteil ein
stellbar sind.
Die logikbasierte Schaltungseinheit 101 ist allgemein durch
eine Schaltungseinheit definiert, die mit einem niedrigen
Versorgungsspannungshub 111a beaufschlagt wird, während die
speicherbasierte Schaltungseinheit 102 allgemein als eine
Schaltungseinheit definiert ist, die mit einem im Vergleich
zu dem Versorgungsspannungshub 111a hohem Versorgungsspan
nungshub 111b beaufschlagt wird, wie für Durchschnittsfach
leute klar erkennbar ist.
Bezüglich der in Fig. 2 dargestellten, herkömmlichen Schal
tungsanordnung zur Verknüpfung von logikbasierten Schaltungs
einheiten und speicherbasierten Schaltungseinheiten wird auf
die Beschreibungseinleitung verwiesen.
101
Logikbasierte Schaltungseinheit
102
Speicherbasierte Schaltungseinheit
103
a,
103
b Versorgungsspannungspotential
104
Referenzmassepotential
105
Signalspannungshub
106
a,
106
b Massepotentialdifferenz
107
,
107
a,
107
b Massepotential
108
Signalspannungshubmittelwert
109
Signalspannungsmaximalwert
110
Signalspannungsminimalwert
111
a,
111
b Versorgungsspannungshub
112
Versorgungsspannungspotential
Claims (8)
1. Verfahren zum Verknüpfen von logikbasierten Schaltungsein
heiten (101) und speicherbasierten Schaltungseinheiten (102)
in einer Schaltungsanordnung, bei dem unterschiedliche Ver
sorgungsspannungshübe (111a, 111b) bereitgestellt werden, mit
den folgenden Schritten:
- a) Bereitstellen mindestens eines Versorgungsspannungspoten tials (103a) für mindestens eine logikbasierte Schaltungsein heit (101);
- b) Bereitstellen mindestens eines Massepotentials (107a) für die logikbasierte Schaltungseinheit (101), um so einen Ver sorgungsspannungshub (111a) für die logikbasierte Schaltungs einheit (101) bereitzustellen;
- c) Bereitstellen mindestens eines Versorgungsspannungspoten tials (103b) für mindestens eine speicherbasierte Schaltungs einheit (102);
- d) Bereitstellen mindestens eines Massepotentials (107b) für die speicherbasierte Schaltungseinheit (102), um so einen Versorgungsspannungshub (111b) für die speicherbasierte Schaltungseinheit (103) bereitzustellen;
- e) Bereitstellen eines Signalspannungshubs (105), der zwi schen einem Signalspannungsminimalwert (110) und einem Sig nalspannungsmaximalwert (109) eingestellt wird, und mit dem sowohl die logikbasierte Schaltungseinheit (101) als auch die speicherbasierte Schaltungseinheit (102) beaufschlagt wird; und
- f) Einstellen mindestens einer Massepotentialdifferenz (106a, 106b) zwischen dem mindestens einen Massepotential (107a, 107b) und einem Referenzmassepotential (104) derart, dass die logikbasierte Schaltungseinheit (101) und die speicherbasier te Schaltungseinheit (102) mit mindestens einem Versorgungs spannungshub (111a, 111b) versorgt werden, und dass der Sig nalspannungshub (105) bereitgestellt wird, ohne dass ein Versorgungsspannungshub (111a, 111b) der Schaltungseinheiten (101, 102) überschritten wird.
2. Verfahren zum Verknüpfen von logikbasierten Schaltungsein
heiten (101) und speicherbasierten Schaltungseinheiten (102)
in einer Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet,
dass der Signalspannungshub (105) bei logikbasierten Schal
tungseinheiten (101) im Bereich zwischen einem Signalspan
nungsminimalwert (110) von 0,4 V und einem Signalspannungsma
ximalwert (109) von 0,8 V bereitgestellt wird.
3. Verfahren zum Verknüpfen von logikbasierten Schaltungsein
heiten (101) und speicherbasierten Schaltungseinheiten (102)
in einer Schaltungsanordnung nach einem oder beiden der An
sprüche 1 und 2,
dadurch gekennzeichnet,
dass der Signalspannungshub (105) bei logikbasierten Schal
tungseinheiten (101) im Bereich zwischen 0,4 V bis 0,8 V
bereitgestellt wird, wobei ein Signalspannungshubmittelwert
(108) derart eingestellt wird, dass der Signalspannungsmaxi
malwert (109) 1,0 V nicht überschreitet.
4. Verfahren zum Verknüpfen von logikbasierten Schaltungsein
heiten (101) und speicherbasierten Schaltungseinheiten (102)
in einer Schaltungsanordnung nach einem oder mehreren der
Ansprüche 1 bis 3,
dadurch gekennzeichnet,
dass der Signalspannungshub (105) bei speicherbasierten
Schaltungseinheiten (102) an den Signalspannungshub (105) bei
logikbasierten Schaltungseinheiten (102) angepasst wird.
5. Schaltungsanordnung zur Verknüpfung von logikbasierten
Schaltungseinheiten (101) und speicherbasierten Schaltungs
einheiten (102),
mit:
mindestens einer Versorgungsspannungsquelle
dass die Versorgungsspannungsquelle aufweist:
mindestens einer Versorgungsspannungsquelle
- a) zur Bereitstellung mindestens eines Versorgungsspannungs potentials (103a) für mindestens eine logikbasierte Schal tungseinheit (101);
- b) zur Bereitstellung mindestens eines Massepotentials (107a) für die logikbasierte Schaltungseinheit (101);
- c) zur Bereitstellung mindestens eines Versorgungsspannungs potentials (103b) für mindestens eine speicherbasierte Schal tungseinheit (102); und
- d) zur Bereitstellung mindestens eines Massepotentials (107b) für die speicherbasierte Schaltungseinheit (102),
dass die Versorgungsspannungsquelle aufweist:
- 1. mindestens ein Versorgungsspannungspotential (103a) für die mindestens eine logikbasierte Schaltungseinheit (101) bezüglich des mindestens einen Massepotentials (107a) für die logikbasierte Schaltungseinheit (101), und
- 2. mindesten ein Versorgungsspannungspotential (103b) für die mindestens eine speicherbasierte Schaltungseinheit (102) bezüglich des mindestens einen Massepotentials (107b) für die speicherbasierte Schaltungseinheit (102),
- a) dass mindestens eine Massepotentialdifferenz (106a, 106b) zwischen dem mindestens einen Massepotential (107a, 107b) und einem Referenzmassepotential (104) derart bereitgestellt ist, dass die logikbasierte Schaltungseinheit (101) und die spei cherbasierte Schaltungseinheit (102) mit mindestens einem Versorgungsspannungshub (111a, 111b) versorgt werden, und dass der Signalspannungshub (105) bereitgestellt wird, ohne dass ein Versorgungsspannungshub (111a, 111b) der Schaltungs einheiten (101, 102) überschritten wird.
6. Schaltungsanordnung zur Verknüpfung von logikbasierten
Schaltungseinheiten (101) und speicherbasierten Schaltungs
einheiten (102) nach Anspruch 5,
dadurch gekennzeichnet,
dass eine logikbasierte Schaltungseinheit (101) allgemein
eine Schaltungseinheit ist, die mit einem niedrigen Versor
gungsspannungshub (111a) beaufschlagt wird.
7. Schaltungsanordnung zur Verknüpfung von logikbasierten
Schaltungseinheiten (101) und speicherbasierten Schaltungs
einheiten (102) nach einem oder beiden der Ansprüche 5 und 6
dadurch gekennzeichnet,
dass eine speicherbasierte Schaltungseinheit (102) allgemein
eine Schaltungseinheit ist, die mit einem hohen Versorgungs
spannungshub (111b) beaufschlagt wird.
8. Schaltungsanordnung zur Verknüpfung von mindestens zwei
Schaltungseinheiten (101, 102) nach einem oder mehreren der
Ansprüche 5 bis 7
dadurch gekennzeichnet,
dass für die mindestens zwei Schaltungseinheiten (101, 102)
mindestens ein unterschiedliches Versorgungsspannungspotenti
al (103a, 103b) und/oder mindestens ein unterschiedliches
Massepotential (107, 107a, 107b) bereitgestellt ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10128238A DE10128238C1 (de) | 2001-06-11 | 2001-06-11 | Verfahren zum Verknüpfen von logikbasierten Schaltungseinheiten und speicherbasierten Schaltungseinheiten und Schaltungsanordnung |
US10/164,453 US6715138B2 (en) | 2001-06-11 | 2002-06-06 | Method for combining logic-based circuit units and memory-based circuit units and circuit arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10128238A DE10128238C1 (de) | 2001-06-11 | 2001-06-11 | Verfahren zum Verknüpfen von logikbasierten Schaltungseinheiten und speicherbasierten Schaltungseinheiten und Schaltungsanordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10128238C1 true DE10128238C1 (de) | 2002-11-28 |
Family
ID=7687883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10128238A Expired - Fee Related DE10128238C1 (de) | 2001-06-11 | 2001-06-11 | Verfahren zum Verknüpfen von logikbasierten Schaltungseinheiten und speicherbasierten Schaltungseinheiten und Schaltungsanordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6715138B2 (de) |
DE (1) | DE10128238C1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7355905B2 (en) | 2005-07-01 | 2008-04-08 | P.A. Semi, Inc. | Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage |
US9122828B2 (en) * | 2013-05-17 | 2015-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for designing an integrated circuit layout having a plurality of cell technologies |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5790839A (en) * | 1996-12-20 | 1998-08-04 | International Business Machines Corporation | System integration of DRAM macros and logic cores in a single chip architecture |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3505467B2 (ja) * | 2000-03-30 | 2004-03-08 | 株式会社東芝 | 半導体集積回路 |
US6594193B2 (en) * | 2000-06-22 | 2003-07-15 | Progressent Technologies, Inc. | Charge pump for negative differential resistance transistor |
US6418075B2 (en) * | 2000-07-21 | 2002-07-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor merged logic and memory capable of preventing an increase in an abnormal current during power-up |
-
2001
- 2001-06-11 DE DE10128238A patent/DE10128238C1/de not_active Expired - Fee Related
-
2002
- 2002-06-06 US US10/164,453 patent/US6715138B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5790839A (en) * | 1996-12-20 | 1998-08-04 | International Business Machines Corporation | System integration of DRAM macros and logic cores in a single chip architecture |
Non-Patent Citations (1)
Title |
---|
Matsumoto Satoshi et al.: Integration of a Power Supply for System-on-Chip, In: IEICE Trans. Fundamentals, Vol. E80-A, No. 2, February 1997, S. 276-282 * |
Also Published As
Publication number | Publication date |
---|---|
US6715138B2 (en) | 2004-03-30 |
US20030014723A1 (en) | 2003-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19519794C2 (de) | Halteschaltung | |
DE4017902C2 (de) | ||
DE10233865B4 (de) | Speichermodul | |
DE3709032A1 (de) | Grossschaltkreis-halbleitervorrichtung | |
DE19581814B4 (de) | Halbleiter-Testchip mit waferintegrierter Schaltmatrix | |
DE69732889T2 (de) | Mikrokontroller mit einer geringeren n-bit-datenbus-breite als anzahl i/o-ausgänge | |
DE102004061311A1 (de) | Temperaturkompensierte Verzögerungssignale | |
DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
DE2131443B2 (de) | ||
DE3543471C1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE2646653A1 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE10128238C1 (de) | Verfahren zum Verknüpfen von logikbasierten Schaltungseinheiten und speicherbasierten Schaltungseinheiten und Schaltungsanordnung | |
DE10032256C2 (de) | Chip-ID-Register-Anordnung | |
DE19700099A1 (de) | Anwenderspezifisch anpassbare integrierte Schaltungsvorrichtung | |
DE10105627B4 (de) | Mehrfachanschlussspeichereinrichtung, Verfahren und System zum Betrieb einer Mehrfachanschlussspeichereinrichtung | |
DE112004001651B4 (de) | Automatisches Layoutumwandlungsystem und -verfahren | |
DE102004060710B4 (de) | Speicherzellenfolgen | |
EP1163678B1 (de) | Integrierter speicher mit speicherzellen, die je einen ferroelektrischen speichertransistor aufweisen | |
DE102018104760B3 (de) | Elektronische Schaltung sowie Verfahren zur Herstellung und zum Entwerfen elektronischer Schaltungen | |
DE3826418C2 (de) | ||
DE2743068A1 (de) | Leitungspufferschaltung zum anschluss einer kopplungseinrichtung an einen datenweg | |
DE69909118T2 (de) | Vorrichtung und verfahren zur sicherung einer integrierten schaltung | |
DE69734122T2 (de) | Halbleiterspeicheranordnung | |
DE10343346B4 (de) | Verfahren zum Prüfen einer elektrischen Schaltung und Einrichtung zur Durchführung des Verfahrens | |
DE3839289C1 (en) | Circuit for the operation of an integrated circuit of which it is a component, optionally in a test operation mode or a functional operation mode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |