DE10126802A1 - Verfahren zur Übertragung von Daten über einen Bus und Bussystem zur Durchführung des Verfahrens - Google Patents

Verfahren zur Übertragung von Daten über einen Bus und Bussystem zur Durchführung des Verfahrens

Info

Publication number
DE10126802A1
DE10126802A1 DE10126802A DE10126802A DE10126802A1 DE 10126802 A1 DE10126802 A1 DE 10126802A1 DE 10126802 A DE10126802 A DE 10126802A DE 10126802 A DE10126802 A DE 10126802A DE 10126802 A1 DE10126802 A1 DE 10126802A1
Authority
DE
Germany
Prior art keywords
data
bus
source clock
modules
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10126802A
Other languages
English (en)
Other versions
DE10126802C2 (de
Inventor
Johannes Huchzermeier
Michael Groenebaum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE10126802A priority Critical patent/DE10126802C2/de
Priority to US10/159,620 priority patent/US6944781B2/en
Publication of DE10126802A1 publication Critical patent/DE10126802A1/de
Application granted granted Critical
Publication of DE10126802C2 publication Critical patent/DE10126802C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40169Flexible bus arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066Output synchronization
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222Clock generating, synchronizing or distributing circuits within memory device
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

In einem Verfahren zur Übertragung von Daten über einen Bus zwischen mehreren an den Bus angeschlossenen Modulen nach dem Prinzip der quellensynchronen Taktung werden die Daten unter der Steuerung durch ein Systemtaktsignal von den Modulen an einen Datenbus angelegt. Im zeitlichen Abstand von den Daten wird ein von den jeweiligen Modulen generiertes Quellentaktsignal über eine Quellentaktleitung übertragen. Der zeitliche Abstand zwischen den von einem Modul an den Datenbus angelegten Daten und dem von diesem Modul generierten und an die Quellentaktleitung angelegten Quellentaktsignal kann in Abhängigkeit von charakteristischen Parametern der an dem Bus angeschlossenen Module mit Hilfe eines einstellbaren Verzögerungsglieds verändert werden.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Übertragung von Daten über einen Bus zwischen mehreren, an den Bus angeschlossenen Modulen nach dem Prinzip der quellensynchronen Taktung, bei dem die Daten unter der Steuerung durch ein Systemtaktsignal von den Modulen an einen Datenbus angelegt werden und ein von den jeweiligen Modulen generiertes Quellentaktsignal in zeitlichem Abstand von den Daten auf einer Quellentaktleitung übertragen wird. Ferner bezieht sie sich auf ein Bussystem zur Durchführung eines solchen Verfahrens.
Bei der Datenübertragung in einem Bussystem, das mit quellensynchroner Taktung arbeitet, legt ein Modul, das im Sendebetrieb nicht nur Daten an den Datenbus abgibt, auch ein von ihm selbst erzeugtes Quellentaktsignal an eine eigens dafür vorgesehene Quellentaktleitung an, wobei zwischen den Daten und dem Quellentaktsignal ein fest vorgegebener zeitlicher Abstand eingehalten wird. Dieser zeitliche Abstand ist erforderlich, um eine korrekte Datenübernahme im Empfängermodul unter der Steuerung durch das Quellentaktsignal zu gewährleisten. Nach Empfang der Daten im Empfängermodul müssen dessen Empfangsbausteine (in der Regel D-Flipflops) einen stabilen Zustand erreichen, bevor das Quellentaktsignal die Übernahme des jeweiligen Datenwerts auslöst. Diese Wartezeit bis zum Erreichen des stabilen Zustandes nach Anlegen des Datensignals ist eine sogenannte Einstellzeit, die in der Fachliteratur auch als "Setup-Time" bezeichnet wird. Der zeitliche Abstand zwischen den abgesendeten Daten und dem Quellentaktsignal muß so dimensioniert sein, daß das Quellentaktsignal keinesfalls die Datenübernahme im Empfängermodul auslöst, bevor die Einstellzeit der jeweiligen Empfängerbausteine verstrichen ist. Dieser einzuhaltende zeitliche Abstand begrenzt somit die maximale Übertragungsgeschwindigkeit der Daten im Bussystem. Selbst wenn im Bussystem Module verwendet werden, deren Empfängerbausteine eine verkürzte Einstellzeit haben, kann nicht mit einer höheren Übertragungsgeschwindigkeit gearbeitet werden, da der zeitliche Abstand zwischen den Daten und dem Quellentaktsignal nicht verändert werden kann.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und ein Bussystem der eingangs angegebenen Art so auszugestalten, daß eine Verkürzung der Ein­ stellzeit durch Verwendung hochwertigerer Empfängerbausteine in den am Bus angeschlossenen Modulen zu einer Erhöhung der Datenübertragungsgeschwin­ digkeit ausgenutzt werden kann.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß der zeitliche Abstand zwischen den von einem Modul an den Datenbus angelegten Daten und dem von diesem Modul generierten und an die Quellentaktleitung angelegten Quellentaktsignal in Abhängigkeit von charakteristischen Parametern der an den Bus angeschlossenen Modulen verändert wird.
In einem Bussystem, das nach dem Verfahren betrieben werden kann, wird diese Aufgabe dadurch gelöst, daß in die Verbindung zwischen jedem Modul und die Quellentakfleitung ein Verzögerungsglied eingefügt ist, dessen Verzögerungs­ zeit über ein Steuersignal einstellbar ist, das an alle Verzögerungsglieder über eine Steuerleitung anlegbar ist.
Durch Vorsehen der Möglichkeit, den zeitlichen Abstand zwischen den Daten und dem nachfolgenden Quellentaktsignal veränderlich zu machen, kann die Datenübertragungsgeschwindigkeit auf dem Bus erhöht werden, wenn die in den Modulen verwendeten Empfängerbausteine diese aufgrund einer kurzen Einstellzeit zulassen. Unter Berücksichtigung des charakteristischen Parameters "Einstellzeit" der Empfängerbausteine in den Modulen am Bus läßt sich somit eine optimale Datenübertragungsgeschwindigkeit durch eine entsprechende Einstellung des genannten zeitlichen Abstandes erzielen.
Ein Ausführungsbeispiel der Erfindung wird nun anhand der Zeichnung erläutert. In der Zeichnung zeigen:
  • Fig. 1 eine schematische Darstellung eines Bussystems, über das mehrere Module miteinander kommunizieren können, und
  • Fig. 2 ein Zeitdiagramm zur Erläuterung eines Datenübertragungsvor­ gangs in dem Bussystem von Fig. 1.
Das Bussystem von Fig. 1 enthält mehrere Abschnitte, über die unterschiedliche Signale übertragen werden können. Es enthält einen mehradrigen Datenbus 10, über den zwischen Modulen A und B Daten übertragen werden können. Ferner enthält es eine Systemtaktleitung 12, über die allen Modulen am Bus ein Systemtaktsignal zugeführt werden kann. Über eine Quellentaktleitung 14 kann ein Quellentaktsignal übertragen werden, und eine Steuerleitung I6 dient der Übertragung eines noch zu erläuternden Steuersignals.
Bei der nachfolgenden Beschreibung wird angenommen, daß das Modul A Daten zum Modul B senden soll. Im Modul A werden die abzugebenden Daten in nicht dargestellten Schaltungseinheiten erzeugt und über bidirektionale Eingangs-/­ Ausgangs-Anschlüsse 18 an den Datenbus 10 angelegt. Die Abgabe der Daten erfolgt abgesehen von einer festen Phasenverschiebung synchron mit dem Systemtaktsignal, das dem Modul A über die Systemtaktleitung 12 zugeführt wird.
Fig. 2 zeigt das Systemtaktsignal 20, das die Form eines periodischen Rechtecksignals hat. Die Datenabgabe erfolgt an den Eingabe-/Ausgabe- Anschlüssen 18 mit einer Verzögerung tv gegenüber dem quellensynchronen Taktsignal. Die zweite Zeile von Fig. 2 zeigt, daß sich die Datenabgabe dadurch äußert, daß an einem Eingabe-/Ausgabe-Anschluß 18 der Wert des Signals entweder von "0" auf "1" oder von "1" auf "0" wechselt.
Da die Datenübertragung nach dem Prinzip der quellensynchronen Taktung erfolgen soll, wird vom Modul A nach der Abgabe der Daten an den Eingabe-/­ Ausgabe-Anschlüssen 18 an einem Ausgang 22a ein Quellentaktsignal abgegeben, das mit einer Verzögerung Δt an die Quellentaktleitung 14 angelegt wird. Das in der dritten Zeile von Fig. 2 angegebene Quellentaktsignal ist erkennbar gegenüber dem Systemtaktsignal in der ersten Zeile um Δt verzögert.
Die Datensignale gelangen über den Datenbus 10 zu den Eingangs-/Ausgangs- Anschlüssen 24 des Moduls B, indem sie jeweils einer mit dem entsprechenden Eingangs-/Ausgangs-Anschluß 24 verbundenen Baueinheit zugeführt werden, wie dies in derartigen Bussystemen üblich ist. Die eigentliche Übernahme der Datensignale in das Modul B erfolgt dann, wenn das Modul B nach der Verzögerung um Δt das Quellentaktsignal über die Leitung 14 und den Anschluß 26 empfängt. Dies bedeutet also, daß durch den Empfang der Datensignale die entsprechenden Baueinheiten im Modul B für die Datenübernahme vorbereitet werden, so daß sie dann mit dem Empfang des Quellentaktsignals in den dem jeweiligen Datensignalwert "0" oder "1" entsprechenden Zustand übergehen. Die Verzögerung Δt des Quellentaktsignals bezüglich der Datensignale am Datenbus 10 ist erforderlich, um die Einstellzeit der die Daten übernehmenden Baueinheiten im Modul B zu berücksichtigen, die diese Baueinheiten benötigen, bis sie zur Übernahme der Daten bereit sind. Diese Einstellzeit ist der wesentliche Faktor bei der Festlegung der größtmöglichen Datenübertragungsgeschwindigkeit, da das Quellentaktsignal vom Modul B nicht empfangen werden darf, bevor die Einstellzeit der die Daten übernehmenden Baueinheiten im Modul B verstrichen ist. Kommt das Quellentaktsignal vor Verstreichen der Einstellzeit am Modul B an, kann die korrekte Datenübernahme und die entsprechende Weiterverarbeitung nicht mehr gewährleistet werden.
Die obigen Ausführungen zeigen, daß je nach der Einstellzeit der in den als Empfänger wirkenden Modulen am Bus verwendeten Baueinheiten zur Daten­ übernahme mit einer höheren oder niedrigeren Übertragungsgeschwindigkeit ge­ arbeitet werden kann. Zur Anpassung an diese Einstellzeit kann die Verzögerung Δt, also der zeitliche Abstand zwischen dem Anlegen der Daten an den Datenbus 10 und der Anlegung des Quellentaktsignals an die Quellentaktleitung 14 verän­ dert werden. Zu diesem Zweck kann die Verzögerungszeit Δt von Verzögerungs­ gliedern 28a, 28b, die jeweils zwischen dem entsprechenden Ausgang 22a, 22b eines Moduls und die Quellentaktleitung 14 eingefügt sind, mit Hilfe eines Steu­ ersignals an der Steuerleitung 16 eingestellt werden. Werden Module mit Daten­ übernahme-Baueinheiten mit kurzer Einstellzeit verwendet, kann der zeitliche Abstand zwischen der Datenabgabe und der Anlegung des Quellentaktsignals an die Quellentaktleitung 14 verkürzt werden, so daß sich dementsprechend eine hö­ here Datenübertragungsgeschwindigkeit verwirklichen läßt. Werden dagegen "langsamere" Datenübernahme-Baueinheiten in den Modulen verwendet, kann diese Verzögerungszeit Δt verlängert werden, um auch in diesem Fall eine fehler­ freie Datenübernahme zu gewährleisten.
Die Veränderung der Verzögerungszeit der Verzögerungsglieder 28a, 28b kann mittels eines digitalen Steuersignals erfolgen, mit dessen Hilfe beispielsweise zwei unterschiedliche Verzögerungszeiten erreicht werden können, je nachdem, ob das Steuersignal den Wert "0" oder den Wert "1" hat. Die Verzögerungsglieder 28a, 28b könnten aber auch so ausgestaltet sein, daß ihre Verzögerungszeit mit Hilfe eines analogen Steuersignals verändert werden kann, so daß je nach der Größe des Steuersignals jeder beliebige Wert der Verzögerungszeit innerhalb eines vorgegebenen Bereichs eingestellt werden kann.
Ein weiterer Vorteil der Möglichkeit, den zeitlichen Abstand zwischen den Daten am Datenbus 10 und dem Quellentaktsignal der Quellentaktleitung 14 einstellbar zu machen, besteht darin, daß nicht nur unterschiedliche Einstellzeiten der Datenübernahme-Baueinheiten in den Modulen berücksichtigt werden können, sondern auch andere Faktoren, die die Übertragungsgeschwindigkeit am Bus beeinflussen, beispielsweise die erwähnte Verzögerung tv zwischen dem Systemtaktsignal und der Datenabgabe sowie weitere derartige Laufzeitverzöge­ rungen im gesamten System.
Im beschriebenen Beispiel wurde angenommen, daß das Modul A als Sender von Daten und das Modul B als Empfänger von Daten wirkt. Prinzipiell kann aber jedes Modul, das an das Bussystem angeschlossen ist, sowohl die Funktion als Sender als auch die Funktion als Empfänger ausüben.

Claims (4)

1. Verfahren zur Übertragung von Daten über einen Bus zwischen mehreren, an den Bus angeschlossenen Modulen nach dem Prinzip der quellensynchronen Taktung, bei dem die Daten unter der Steuerung durch ein Systemtaktsignal von den Modulen an einen Datenbus angelegt werden und ein von den jeweiligen Modulen generiertes Quellentaktsignal in zeitlichem Abstand von den Daten auf einer Quellentaktleitung übertragen wird, dadurch gekennzeichnet, daß der zeitliche Abstand zwischen den von einem Modul an den Datenbus angelegten Daten und dem von diesem Modul generierten und an die Quellentaktleitung angelegten Quellentaktsignal in Abhängigkeit von charakteristischen Parametern der an den Bus angeschlossenen Module verändert wird.
2. Bussystem zur Übertragung von Daten zwischen mehreren, an dem Bus angeschlossenen Modulen unter Anwendung des Prinzips der quellensynchronen Taktung, bei dem die Daten unter der Steuerung durch ein Systemtaktsignal von den Modulen an einen Datenbus angelegt werden und ein von den jeweiligen Mo­ dulen generiertes Quellentaktsignal in zeitlichem Abstand von den Daten auf einer Quellentaktleitung übertragen wird, dadurch gekennzeichnet, daß in die Verbin­ dung zwischen jedem Modul und die Quellentaktleitung ein Verzögerungsglied eingefügt ist, dessen Verzögerungszeit über ein Steuersignal einstellbar ist, das an alle Verzögerungsglieder über eine Steuerleitung anlegbar ist.
3. Bussystem nach Anspruch 2, dadurch gekennzeichnet, daß das Steuersignal ein digitales Signal ist, durch das die Verzögerungszeit der Verzögerungsglieder auf jeweils einen von mehreren diskreten Werten einstellbar ist.
4. Bussystem nach Anspruch 2, dadurch gekennzeichnet, daß das Steuersignal ein analoges Signal ist, durch das die Verzögerungszeit der Verzögerungsglieder auf jedem Wert innerhalb eines vorgegebenen Bereichs einstellbar ist.
DE10126802A 2001-06-01 2001-06-01 Verfahren zur Übertragung von Daten über einen Bus und Bussystem zur Durchführung des Verfahrens Expired - Lifetime DE10126802C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10126802A DE10126802C2 (de) 2001-06-01 2001-06-01 Verfahren zur Übertragung von Daten über einen Bus und Bussystem zur Durchführung des Verfahrens
US10/159,620 US6944781B2 (en) 2001-06-01 2002-05-31 Method of communicating data via a bus and bus system for implementing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10126802A DE10126802C2 (de) 2001-06-01 2001-06-01 Verfahren zur Übertragung von Daten über einen Bus und Bussystem zur Durchführung des Verfahrens

Publications (2)

Publication Number Publication Date
DE10126802A1 true DE10126802A1 (de) 2002-12-19
DE10126802C2 DE10126802C2 (de) 2003-05-08

Family

ID=7686944

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10126802A Expired - Lifetime DE10126802C2 (de) 2001-06-01 2001-06-01 Verfahren zur Übertragung von Daten über einen Bus und Bussystem zur Durchführung des Verfahrens

Country Status (2)

Country Link
US (1) US6944781B2 (de)
DE (1) DE10126802C2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579389A1 (de) * 1992-06-26 1994-01-19 Sun Microsystems, Inc. Zum Sender synchronisierter Bus ohne metastabilen Zustand
US5919265A (en) * 1996-05-28 1999-07-06 Sun Microsystems, Inc. Source synchronization data transfers without resynchronization penalty

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658581B1 (en) * 1999-03-29 2003-12-02 Agency Of Industrial Science & Technology Timing adjustment of clock signals in a digital circuit
JP3931133B2 (ja) * 2002-10-29 2007-06-13 株式会社日立製作所 光ディスク装置および位相調整方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0579389A1 (de) * 1992-06-26 1994-01-19 Sun Microsystems, Inc. Zum Sender synchronisierter Bus ohne metastabilen Zustand
US5919265A (en) * 1996-05-28 1999-07-06 Sun Microsystems, Inc. Source synchronization data transfers without resynchronization penalty

Also Published As

Publication number Publication date
US6944781B2 (en) 2005-09-13
DE10126802C2 (de) 2003-05-08
US20030041277A1 (en) 2003-02-27

Similar Documents

Publication Publication Date Title
DE10153657C2 (de) Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür
DE2165667C3 (de) Zeitmultiplex-Übertragungseinrichtung
DE60002567T2 (de) Dynamische wellenpipelineschnittstellenanordnung und verfahren dafür
DE19649258C2 (de) Bussystem und Verfahren zur Datenübertragung
DE102006011059A1 (de) Verfahren und System zum Übertragen von in einem Signal codierten Daten
EP1878166A1 (de) Verfahren und vorrichtung zum dekodieren eines signals
DE102005037263A1 (de) Verfahren und Vorrichtung zum Decodieren eines Signals
WO2009149966A1 (de) Vorrichtung und verfahren zur seriellen datenübertragung zwischen einem positionsmessgerät und einer steuerungseinheit
DE10131307A1 (de) Verfahren und Bussystem zum Synchronisieren eines Datenaustausches zwischen einer Datenquelle und einer Steuereinrichtung
EP0363513B1 (de) Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals
DE102007036648B4 (de) Verfahren und Vorrichtung zum Überprüfen der Position eines Empfangsfensters
DE19710971A1 (de) Verfahren zur Bestimmung der Laufzeit eines Telegramms sowie Teilnehmer zur Durchführung des Verfahrens
EP2534582B1 (de) Neuartige schaltung und methode zur kommunikation über eine einzelne leitung
DE2703622C2 (de) Adaptiver Entzerrer
DE10126802A1 (de) Verfahren zur Übertragung von Daten über einen Bus und Bussystem zur Durchführung des Verfahrens
DE19724716A1 (de) Synchrone serielle Datenübertragungseinrichtung
DE102006039797A1 (de) Verfahren zum Trainieren von Verbindungen in einer Speicheranordnung und entsprechend ausgestaltete Speicheranordnungen
DE3035679A1 (de) Verfahren und schaltungsanordnung zum einstellen der zeitpunkte des aussendens von signalen von gleichwellen-funksendern, insbesondere einer fahrzeugverkehrsleitanlage
DE102008062010B4 (de) Sender-Empfänger mit Koppelschaltung zum Leiten von Daten vom Empfänger zum Sender
DE10241429B4 (de) Verfahren zur Synchronisation von Netzwerkknoten eines Teilnetzwerks
DE10141040A1 (de) Serielle Schnittstelleneinheit
DE10148878B4 (de) System und Verfahren zum Übertragen digitaler Daten
AT500350B1 (de) Anlage zum übertragen von daten in einem seriellen, bidirektionalen bus
AT512449B1 (de) Verfahren zum übermitteln von botschaften in einem bussystem, busgerät und bussystem
DE60307876T2 (de) Einrichtung zum austausch von datensignalen zwischen zwei taktbereichen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right