DE10122839A1 - Verfahren zum Vereinzeln von Halbleiterstrukturen sowie zum Vereinzeln vorbereitetes Halbleitersubstrat - Google Patents
Verfahren zum Vereinzeln von Halbleiterstrukturen sowie zum Vereinzeln vorbereitetes HalbleitersubstratInfo
- Publication number
- DE10122839A1 DE10122839A1 DE2001122839 DE10122839A DE10122839A1 DE 10122839 A1 DE10122839 A1 DE 10122839A1 DE 2001122839 DE2001122839 DE 2001122839 DE 10122839 A DE10122839 A DE 10122839A DE 10122839 A1 DE10122839 A1 DE 10122839A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- main side
- semiconductor
- semiconductor substrate
- semiconductor structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Weting (AREA)
Abstract
Verfahren zum Vereinzeln von Halbleiterstrukturen (100), bei dem eine Schicht auf einer Hauptseite (102) eines Substrats (103) erzeugt und derart strukturiert wird, dass Bereiche des Substrats (103) an der Hauptseite (102) freigelegt werden, bei dem Substratmaterial in den freigelegten Bereichen entfernt wird, bei dem mittels einer Biegebelastung Biegekräfte auf Substratstellen ausgeübt werden, an welchen vorher Substratmaterial entfernt wurde, und bei dem die Halbleiterstrukturen (100) mittels der auf das Substrat (103) einwirkenden Biegebelastung vereinzelt werden.
Description
Die Erfindung betrifft ein Verfahren zum Vereinzeln von
Halbleiterstrukturen sowie ein zum Vereinzeln vorbereitetes
Halbleitersubstrat.
Gemäß dem Stand der Technik wird während der Fertigung von
Halbleiterchips auf einem einzelnen Halbleitersubstrat
(Wafer) eine Vielzahl von, häufig gleichartigen,
Halbleiterstrukturen hergestellt. Bei einem der
abschließenden Herstellungsschritte während der Fertigung der
Halbleiterchips werden die auf dem Halbleitersubstrat
befindlichen Halbleiterstrukturen schließlich vereinzelt.
Das Vereinzeln basiert vor allem auf einem Sägen des
Halbleitersubstrats. Dabei wird das Halbleitersubstrat
zwischen benachbarten Halbleiterstrukturen entweder
vollständig durchgesägt oder zur Bildung einer
Sollbruchstelle angesägt und dann entlang der gesägten
Sollbruchstelle auseinander gebrochen. Dazu wird für
gewöhnlich eine Diamantsäge verwendet. Als Alternative kann
das Halbleitersubstrat auch mittels eines Diamanten nur
angeritzt und dann entlang der geritzten Sollbruchstelle
auseinander gebrochen werden.
Wird zum endgültigen Vereinzeln der Halbleiterchips das
Halbleitersubstrat an einer Sollbruchstelle auseinander
gebrochen, so wird das Halbleitersubstrat für gewöhnlich
vorher auf einen elastischen Träger geklebt und dieser
elastische Träger mit Hilfe einer Biegebelastung verformt.
Dabei wirkt die Biegebelastung auf den elastischen Träger in
eine Richtung entgegengesetzt zum Halbleitersubstrat, welches
der Biegebelastung bevorzugt an der Sollbruchstelle nachgibt
und entlang der Sollbruchstelle auseinander bricht.
Durch das Sägen oder Ritzen des Halbleitersubstrats werden
jedoch Halbleiterpartikel in einer häufig unerwünschten Menge
erzeugt. Diese Halbleiterpartikel können dabei
unterschiedliche Formen und Größen aufweisen. Vor allem wenn
die Halbleiterstrukturen auf dem Halbleitersubstrat eine raue
Oberfläche verursachen, führen die beim Sägen oder Ritzen
entstehenden Halbleiterpartikel zu einer inakzeptablen
Verunreinigung der Oberfläche des Halbleitersubstrats sowie
der Halbleiterstrukturen selbst. Solch eine Verunreinigung
ist häufig nur schwer zu entfernen.
Dies ist beispielsweise auch dann der Fall, wenn die
Halbleiterstrukturen in Form von zylinderförmigen Poren im
Halbleitersubstrat verwirklicht sind und die Poren einen
Durchmesser im Mikrometer- und Submikrometerbereich
aufweisen. Dabei kann es leicht zu einer unerwünschten
Verstopfung der Poren mit den verunreinigenden
Halbleiterpartikeln kommen.
Ein mit Poren strukturierter Halbleiterchip ist
beispielsweise in [1] oder [2] offenbart und kann unter
anderem wie folgt angewandt werden: als isoporöse Membran,
als rückspülbares Filter, als Laminisator, als
Katalysatorträger, als Reagenzienträger, als Elektrode für
Batterien und Brennstoffzellen, als Düsenplatte, als
Röhrengitter oder als Filter für elektromagnetische Wellen.
Der Erfindung liegt somit das Problem zugrunde, ein Verfahren
zum Vereinzeln von Halbleiterstrukturen sowie ein zum
Vereinzeln vorbereitetes Halbleitersubstrat anzugeben, bei
dem während des Vereinzelns eine geringere Anzahl von
unerwünschten Partikeln erzeugt wird.
Das Problem wird durch ein Verfahren zum Vereinzeln von
Halbleiterstrukturen sowie ein zum Vereinzeln vorbereitetes
Halbleitersubstrat mit den Merkmalen gemäß den unabhängigen
Patentansprüchen gelöst.
Bei einem Verfahren zum Vereinzeln von an einer ersten
Hauptseite eines Substrats befindlichen Halbleiterstrukturen
wird zunächst eine Schicht auf einer der ersten Hauptseite
parallel gegenüberliegenden zweiten Hauptseite des Substrats
erzeugt. Die Schicht wird danach derart strukturiert, dass
Bereiche des Substrats an der zweiten Hauptseite freigelegt
werden. Ferner wird Substratmaterial in den freigelegten
Bereichen des Substrats entfernt. Des Weiteren wird mit einer
Biegebelastung auf das Substrat eingewirkt, wodurch
Biegekräfte auf Substratstellen ausgeübt werden, an welchen
vorher Substratmaterial entfernt wurde. Schließlich werden
die an der ersten Hauptseite des Substrats befindlichen
Halbleiterstrukturen mittels der auf das Substrat
einwirkenden Biegebelastung vereinzelt.
Ein Halbleitersubstrat weist auf eine erste Hauptseite und
eine der ersten Hauptseite parallel gegenüberliegende zweite
Hauptseite. Auf der zweiten Hauptseite weist das
Halbleitersubstrat mindestens eine gerade verlaufende
Aussparung auf, welche beim Vereinzeln des
Halbleitersubstrats mittels einer Biegebelastung als
Sollbruchstelle wirkt.
Ein Vorteil der Erfindung kann darin gesehen werden, dass das
Problem der inakzeptablen Verschmutzung des
Halbleitersubstrats beim Vereinzeln reduziert wird, indem der
Vorgang des Vereinzelns nicht mehr auf einem Ansägen des
Halbleitersubstrats basiert. Statt dessen wird mittels
Standardprozessschritten aus der Halbleitertechnik eine
Aussparung im Halbleitersubstrat erzeugt, welche als
Sollbruchstelle wirkt.
In einer bevorzugten Weiterbildung des erfindungsgemäßen
Verfahrens erfolgt die Strukturierung der Schicht auf der
zweiten Hauptseite des Substrats mittels Lithographie und
nachfolgender Ätzung.
Vorzugsweise wird mittels Ätzung Substratmaterial in den
freigelegten Bereichen des Substrats entfernt. Die Schicht
wird daher derart strukturiert, dass sich bei der
nachfolgenden Entfernung von Substratmaterial in den
freigelegten Bereichen des Substrats auf Grund der
Strukturierung der Schicht gerade verlaufende Gräben in dem
Substrat in Bereichen zwischen den Chips, jedoch auf der den
Chips abgewandten Substratseite, bilden. Solch ein Graben
stellt eine Aussparung im Substrat dar, welche als
Sollbruchstelle dient.
In einer bevorzugten Weiterbildung des erfindungsgemäßen
Verfahrens wird als Schichtmaterial ein Material gewählt,
welches selektiv zum Substratmaterial ätzbar ist.
Vorzugsweise bildet eine mit den Millerschen Indizes {100}
bezeichnete Kristallebene des Substrats die zweite Hauptseite
und werden die Gräben senkrecht oder parallel zu einer mit
den Millerschen Indizes {110} bezeichneten Kristallebene
angeordnet. Die Gräben werden dann bevorzugt als V-förmige
Nuten gebildet, welche sich während einer anisotropen Ätzung
des Substrats ergeben.
Die Gräben schneiden jeweils vorzugsweise zweimal eine
Begrenzung der zweiten Hauptseite. Dadurch ergeben sich aus
den Gräben unbegrenzte Sollbruchstellen, welche das ganze
Substrat durchziehen. Die Halbleiterstrukturen werden
bevorzugt dadurch vereinzelt, dass das Substrat entlang der
Gräben gebrochen wird. Wenn die Sollbruchstellen begrenzt
sind, ergeben sich auf Grund des Vereinzelns an den Grenzen
der Sollbruchstellen ausgefranste Ränder und auf Grund
ausgebrochener Vereinzelungspartikel ein höherer
Verschmutzungsgrad.
In einer bevorzugten Weiterbildung des erfindungsgemäßen
Verfahrens wird kein Material der Halbleiterstrukturen
entfernt, während Substratmaterial in den freigelegten
Bereichen des Substrats entfernt wird. Das bedeutet, dass
während des Erzeugens der Sollbruchstellen die
Halbleiterstrukturen nicht durch das Substrat hindurch
beeinträchtigt werden.
Weiterhin kann das erfindungsgemäße Verfahren vorsehen, dass
zuerst die Halbleiterstrukturen erzeugt werden, welche eine
Anordnung von im Wesentlichen senkrecht zur ersten Hauptseite
verlaufenden Poren aufweisen. Die Poren sind bevorzugt
zylinderförmig.
Bei dem erfindungsgemäßen Halbleitersubstrat wird die zweite
Hauptseite vorzugsweise von einer mit den Millerschen Indizes
{100} bezeichneten Kristallebene des Halbleitersubstrats
gebildet. Das erfindungsgemäße Halbleitersubstrat weist dann
bevorzugt als gerade verlaufende Aussparung eine V-Nut auf,
welche senkrecht oder parallel zu einer mit den Millerschen
Indizes {110} bezeichneten Kristallebene angeordnet ist.
Weiterhin kann das erfindungsgemäße Halbleitersubstrat
bevorzugt auf der ersten Hauptseite mehrere
Halbleiterstrukturen aufweisen.
In einer bevorzugten Ausführungsform des erfindungsgemäßen
Halbleitersubstrats weist dieses als Halbleiterstrukturen
eine Anordnung von zylinderförmigen Poren auf, welche im
Wesentlichen senkrecht zur ersten Hauptseite verlaufen. Dabei
kann die Anordnung von Poren auf dem Halbleitersubstrat als
isoporöse Membran, als rückspülbares Filter, als Laminisator,
als Katalysatorträger, als Reagenzienträger, als Elektrode
für Batterien und Brennstoffzellen, als Düsenplatte, als
Röhrengitter oder als Filter für elektromagnetische Wellen
vorgesehen sein.
Vorzugsweise sind die Halbleiterstrukturen auf der ersten
Hauptseite des erfindungsgemäßen Halbleitersubstrats als
Biochips ausgebildet. Ein Biochip im Sinne der Erfindung ist
dabei eine beispielsweise aus der Biosensorik bekannte
Vorrichtung zum Erfassen von makromolekularen Biopolymeren
wie beispielsweise Nukleinsäuren, Polypeptiden und Proteinen.
Auf einem solchen Biochip wird zum Erfassen eines derartigen
Biopolymers üblicherweise mindestens ein Fängermolekül
immobilisiert, wobei das Fängermolekül das Biopolymer binden
kann.
Ein Ausführungsbeispiel der Erfindung ist in den Figuren
dargestellt und wird im folgenden näher erläutert. Dabei
bezeichnen gleiche Bezugszeichen gleiche Komponenten.
Es zeigen
Fig. 1 einen Querschnitt durch ein strukturiertes
Halbleitersubstrat zu Beginn des erfindungsgemäßen
Verfahrens;
Fig. 2 einen Querschnitt durch das strukturierte
Halbleitersubstrat aus Fig. 1 zu einem ersten
Zeitpunkt während des erfindungsgemäßen Verfahrens;
Fig. 3 einen Querschnitt durch das strukturierte
Halbleitersubstrat aus Fig. 1 zu einem zweiten
Zeitpunkt während des erfindungsgemäßen Verfahrens;
Fig. 4 einen Querschnitt durch das strukturierte
Halbleitersubstrat aus Fig. 1 zu einem dritten
Zeitpunkt während des erfindungsgemäßen Verfahrens;
Fig. 5 einen Querschnitt durch das strukturierte
Halbleitersubstrat aus Fig. 1 zu einem vierten
Zeitpunkt während des erfindungsgemäßen Verfahrens;
und
Fig. 6 eine Unteransicht des strukturierten
Halbleitersubstrats aus Fig. 1 zum dritten Zeitpunkt
während des erfindungsgemäßen Verfahrens.
Fig. 1 zeigt einen Querschnitt durch ein strukturiertes
Halbleitersubstrat 100 zu Beginn des erfindungsgemäßen
Verfahrens.
Das strukturierte Halbleitersubstrat 100 wird von einer
ersten Hauptseite 101 nach oben und von einer zur ersten
Hauptseite 101 parallel gegenüberliegenden zweiten Hauptseite
102 nach unten begrenzt. Des Weiteren weist das strukturierte
Halbleitersubstrat 100 einen Substratkörper 103 und mehrere
Poren 104 auf. Die Poren 104 sind im Wesentlichen senkrecht
zur ersten Hauptseite 101 ausgerichtet und haben eine
zylindrische Form. Außerdem reichen die Poren 104 in den
Substratkörper 103 hinein, durchstoßen den Substratkörper 103
jedoch nicht. Zwischen den Poren 104 befinden sich somit
Substratstege 105.
In diesem Ausführungsbeispiel ist das strukturierte
Halbleitersubstrat 100 derart orientiert, dass in der
Zeichenebene eine Kristallebene liegt, welche mit den
Millerschen Indizes {110} bezeichnet wird. Die erste
Hauptseite 101 und die zweite Hauptseite 102 sind parallel zu
der Kristallebene ausgerichtet, welche mit den Millerschen
Indizes {100} bezeichnet wird. Als Material wird für den
Substratkörper 103 und für die Substratstege 105 Silizium
verwendet. Alternativ können jedoch auch andere
einkomponentige oder mehrkomponentige Halbleitermaterialien
verwendet werden. Des Weiteren können sowohl der
Substratkörper 103 als auch die Substratstege 105 zusätzlich
strukturiert sein.
Fig. 2 zeigt einen Querschnitt durch das strukturierte
Halbleitersubstrat 100 aus Fig. 1 zu einem ersten Zeitpunkt
während des erfindungsgemäßen Verfahrens.
Auf der zweiten Hauptseite 102 des strukturierten
Halbleitersubstrats 100 wird eine ätzresistente Schicht 201
flächig aufgebracht. Die ätzresistente Schicht 201 kann mit
jedem üblichen Herstellungsprozess erzeugt werden. Als
Material für die ätzresistente Schicht 201 wird
Siliziumnitrid (Si3N4) verwendet. Bei der Wahl des Materials
für die ätzresistente Schicht 201 sollte darauf geachtet
werden, dass die ätzresistente Schicht 201 selektiv zum
Substratkörper 103 geätzt werden kann. Wenn der
Substratkörper 103 ein anderes Material als Silizium
aufweist, sollte das Material für die ätzresistente Schicht
201 folglich entsprechend angepasst werden.
Fig. 3 zeigt einen Querschnitt durch das strukturierte
Halbleitersubstrat 100 aus Fig. 1 zu einem zweiten Zeitpunkt
während des erfindungsgemäßen Verfahrens.
Auf der ätzresistenten Schicht 201 wird eine strukturierte
Photolackschicht 301 erzeugt. Zum Erzeugen der strukturierten
Photolackschicht 301 wird zunächst mittels eines
Standardprozesses ein Photolackmaterial flächig auf der
ätzresistenten Schicht 201 aufgebracht. Danach wird das
Photolackmaterial mittels einer Lithographiemaske und eines
Lithographieprozesses an vorbestimmten Stellen ausgehärtet.
Anschließend wird das Photolackmaterial, welches in dem
Lithographieprozess nicht ausgehärtet wurde, mittels einer
geeigneten Ätzung entfernt. Die strukturierte
Photolackschicht 301 weist folglich Aussparungen 302 auf, in
welchen die ätzresistente Schicht 201 freigelegt ist.
Die ätzresistente Schicht 201 wird nun zu einer Ätzmaske für
den Substratkörper 103 strukturiert, wobei die Ätzmaske in
Fig. 4 dargestellt und mit dem Bezugszeichen 401 versehen ist.
Zum Erzeugen der Ätzmaske 401 wird die ätzresistente Schicht
201 lokal an den Aussparungen 302 mittels einer Ätzung
entfernt. Als Ätzmittel wird gemäß diesem Ausführungsbeispiel
Flusssäure (HF) bei Raumtemperatur eingesetzt. Alternativ
kann auch Phosphorsäure (H3PO4) bei 150°C eingesetzt werden.
Als weitere Alternative ist auch eine Ätzung in einem
Plasmaätzprozess möglich. Die Aussparungen 302 haben
vorzugsweise eine Breite von 100 µm, können jedoch auch ein
anderes Maß aufweisen.
In Fig. 4 ist ein Querschnitt durch das strukturierte
Halbleitersubstrat 100 aus Fig. 1 zu einem dritten Zeitpunkt
während des erfindungsgemäßen Verfahrens gezeigt.
In dem Substratkörper 103 befindet sich ein Graben 402,
welcher von der zweiten Hauptseite 102 in den Substratkörper
103 hineinragt. An der zweiten Hauptseite 102 weist der
Graben 402 annähernd die gleiche Breite wie die Aussparung
302 auf.
Der Graben 402 wird dadurch erzeugt, dass von der zweiten
Hauptseite 102 her Substratmaterial aus dem Substratkörper
103 anisotrop entfernt wird. Dabei dient die Ätzmaske 401 als
Schutz für all diejenigen Bereiche des Substratkörpers 103,
in denen kein Substratmaterial entfernt und somit kein Graben
402 gebildet werden soll. Das anisotrope Entfernen von
Substratmaterial wird mittels einer Ätzung des
Substratkörpers 103 verwirklicht.
Als Ätzmittel wird gemäß diesem Ausführungsbeispiel eine
50%ige Kalilauge (KOH-Lösung) bei einer Temperatur von 90°C
verwendet. Alternativ kann auch jedes andere alkalische
Ätzmittel verwendet werden, welches den Substratkörper 103
anisotrop ätzt. Die möglichen Ätzmittel unterscheiden sich
dann vorwiegend in ihrer Ätzrate und somit in der
Geschwindigkeit, mit welcher Substratmaterial entfernt wird.
Da als Substratmaterial Silizium verwendet wird und der
Substratkörper 103 derart orientiert ist, dass der Graben 402
von der {100}-Kristallebene aus in den Substratkörper 103
hineingeätzt wird, gleicht der Graben 402 schließlich einer
V-förmigen Nut. Die V-förmige Nut weist somit Seitenflächen
auf, welche von {111}-Kristallebenen gebildet werden.
Zum Schutz der Poren 104 bzw. der Substratstege 105 während
der Ätzung des Substratkörpers 103 kann der Substratkörper
103 an der ersten Hauptseite 101 mit einer O-Ring-förmigen
Dichtung und einer Dichtplatte oder mit einem temporären
Schutzfilm aus Siliziumnitrid (Si3N4) versehen sein.
Der Graben 402 dient beim endgültigen Vereinzeln des
strukturierten Halbleitersubstrats 100 mittels einer
Biegebelastung als Sollbruchstelle. Um einen gerade
verlaufenden Bruch zu erreichen, sollte zwischen dem Graben
402 und den Poren 104 noch ausreichend Substratmaterial
vorhanden sein. Somit sollte die anisotrope Ätzung des
Substratkörpers 103 beendet werden, bevor der Graben 402 die
Poren 104 erreicht. Dadurch kann vermieden werden, dass das
strukturierte Halbleitersubstrat 100 von einer aus dem Graben
402 und den überlappenden Poren 104 gebildeten
Perforationslinie durchzogen wird und somit eine unsaubere
Sollbruchstelle entsteht.
Ein als V-förmige Nut ausgebildeter Graben 402 ist als
Sollbruchstelle besonders vorteilhaft, da am tiefsten Punkt
des Grabens 402 (von der zweiten Hauptseite 102 aus gesehen)
eine besonders hohe Kerbspannung erreicht werden kann. Somit
läuft die Sollbruchstelle ausschließlich entlang einer
sauberen, geraden Linie im tiefsten Punkt des Grabens 402.
Bei anderen Kristallorientierungen des strukturierten
Halbleitersubstrats 100 kann anisotropes Ätzen nicht
angewendet werden. Wird statt dessen beispielsweise ein
Plasmaätzprozess angewandt, bildet sich als Graben 402 eine
U-förmige Nut aus. In diesem Fall gleicht die Sollbruchstelle
einer ausgefransten Linie, da die Kerbspannung in der Tiefe
des Grabens 402 auf einen relativ breiten Bereich
kontinuierlich verteilt ist.
Fig. 5 zeigt einen Querschnitt durch das strukturierte
Halbleitersubstrat 100 aus Fig. 1 zu einem vierten Zeitpunkt
während des erfindungsgemäßen Verfahrens.
In dieser Darstellung wird das strukturierte
Halbleitersubstrat 100 bereits entlang des Grabens 402
vereinzelt und in Vereinzelungsrichtung 501
auseinandergezogen gezeigt. Bei der gewählten
Kristallorientierung des strukturierten Halbleitersubstrats
100 bildet sich entlang der Sollbruchstelle jeweils eine
Bruchfläche 502 aus, welche in Abhängigkeit von der in der
Zeichenebene dargestellten Kristallebene in eine <110<-
Richtung orientiert ist.
Die vereinzelten Stücke des strukturierten
Halbleitersubstrats 100 werden wie folgt erzeugt: Nach dem
Erzeugen des Grabens 402 wird das strukturierte
Halbleitersubstrat 100 zunächst mit der ersten Hauptseite 101
auf einen elastischen Träger geklebt. Danach wird eine im
Wesentlichen senkrecht zur zweiten Hauptseite 102 wirkende
Biegebelastung auf das strukturierte Halbleitersubstrat 100
ausgeübt. Auf Grund der Biegebelastung entstehen Biegekräfte,
welche wegen der an der Sollbruchstelle erhöhten Kerbspannung
bevorzugt auf die Sollbruchstelle einwirken. Überschreiten
die Biegekräfte eine für das Substratmaterial typische und
wegen der erhöhten Kerbspannung erniedrigte Biegekraftgrenze,
bricht das strukturierte Halbleitersubstrat 100 an der
Sollbruchstelle auseinander.
Wegen des als V-förmige Nut ausgebildeten Grabens 402 ergeben
sich im Wesentlichen glatte Bruchflächen 502. Auf Grund des
Erzeugens einer Sollbruchstelle mittels Ätzung und wegen der
im Wesentlichen glatten Bruchflächen 502 kommt es kaum zu
einer Verschmutzung des strukturierten Halbleitersubstrats
100 mit unerwünschten Partikeln. Bei einem Vergleich zwischen
einem Vereinzelungsverfahren mittels Sägen und dem
erfindungsgemäßen Vereinzelungsverfahren ist speziell die
Anzahl von Partikeln mit einem Durchmesser von kleiner als
10 µm erheblich reduziert.
Beim Sägen ist üblicherweise die Zugabe von Kühlflüssigkeit
notwendig, welche die entstehenden Säge-Partikel zusätzlich
in die Poren einspülen kann. Beim erfindungsgemäßen Verfahren
ist jedoch eine Zugabe von Kühlflüssigkeit unnötig, wodurch
auch keine möglicherweise beim Brechen des strukturierten
Halbleitersubstrats 100 entstehenden Partikel in die Poren
eingespült werden können.
Fig. 6 zeigt eine Unteransicht des strukturierten
Halbleitersubstrats 100 aus Fig. 1 zum dritten Zeitpunkt
während des erfindungsgemäßen Verfahrens.
Das strukturierte Halbleitersubstrat 100 wird auf der zweiten
Hauptseite 102 von einer Substratbegrenzung 601 in der Ebene
der zweiten Hauptseite 102 begrenzt. Auf der zweiten
Hauptseite 102 befindet sich eine Mehrzahl von als V-förmige
Nuten ausgebildeten, geraden Gräben 402, welche parallel und
senkrecht zueinander angeordnet sind und jeweils zweimal die
Substratbegrenzung 601 schneiden. Dabei entspricht die
Orientierung der Gräben 402 jeweils im Wesentlichen einer
<110<-Kristallrichtung.
Die Orientierungen der Gräben 402 sowie des strukturierten
Halbleitersubstrats 100 lassen sich dabei anhand des während
der Herstellung des Halbleiter-Grundsubstrats (Wafers)
angebrachten Kristallorientierungsindikators 602 ermitteln.
Die Kristallorientierung des strukturierten
Halbleitersubstrats 100 sowie die Orientierungen der im
strukturierten Halbleitersubstrat 100 verlaufenden Gräben 402
werden mittels des Kristallorientierungssystems 603
verdeutlicht. Die Millerschen Indizes {100} symbolisieren
darin die in der Zeichenebene liegende Kristallebene des
strukturierten Halbleitersubstrats 100 und die Millerschen
Indizes <110< und <101< die Richtungen der Gräben 402.
Die Gräben 402 sollten, wie in diesem Ausführungsbeispiel,
stets gerade verlaufen sowie zweimal die Substratbegrenzung
601 schneiden. Dadurch ergeben sich beim Vereinzeln des
strukturierten Halbleitersubstrats 100 mittels Biegebelastung
glatte, unausgefranste Bruchflächen 502. Somit kann
gewährleistet werden, dass die Entstehung von unerwünschten
Partikeln so gering wie möglich ist.
Schneidet ein Graben 402 nur einmal oder sogar keinmal die
Substratbegrenzung 601, kann es passieren, dass die
tatsächliche Bruchlinie außerhalb des Grabens 402 von der
geraden Sollbruchlinie, welche von dem Graben 402 definiert
wird, abweicht. Dadurch können beim Vereinzeln des
strukturierten Halbleitersubstrats 100 mittels Biegebelastung
Halbleiterstrukturen unbeabsichtigt beschädigt werden.
In diesem Dokument sind folgende Veröffentlichungen zitiert:
[1] DE 198 20 756 C1
[2] US 5 843 767 A
[1] DE 198 20 756 C1
[2] US 5 843 767 A
100
strukturiertes Halbleitersubstrat
101
erste Hauptseite
102
zweite Hauptseite
103
Substratkörper
104
Poren
105
Substratstege
201
ätzresistente Schicht
301
strukturierte Photolackschicht
302
Aussparung
401
Ätzmaske
402
Graben
501
Vereinzelungsrichtung
502
Bruchfläche
601
Substratbegrenzung
602
Kristallorientierungsindikator
603
Kristallorientierungssystem
Claims (16)
1. Verfahren zum Vereinzeln von an einer ersten Hauptseite
eines Substrats befindlichen Halbleiterstrukturen
bei dem eine Schicht auf einer der ersten Hauptseite parallel gegenüberliegenden zweiten Hauptseite des Substrats erzeugt wird,
bei dem die Schicht derart strukturiert wird, dass Bereiche des Substrats an der zweiten Hauptseite freigelegt werden,
bei dem Substratmaterial in den freigelegten Bereichen des Substrats entfernt wird,
bei dem mit einer Biegebelastung auf das Substrat eingewirkt wird, wodurch Biegekräfte auf Substratstellen ausgeübt werden, an welchen vorher Substratmaterial entfernt wurde, und
bei dem die an der ersten Hauptseite des Substrats befindlichen Halbleiterstrukturen mittels der auf das Substrat einwirkenden Biegebelastung vereinzelt werden.
bei dem eine Schicht auf einer der ersten Hauptseite parallel gegenüberliegenden zweiten Hauptseite des Substrats erzeugt wird,
bei dem die Schicht derart strukturiert wird, dass Bereiche des Substrats an der zweiten Hauptseite freigelegt werden,
bei dem Substratmaterial in den freigelegten Bereichen des Substrats entfernt wird,
bei dem mit einer Biegebelastung auf das Substrat eingewirkt wird, wodurch Biegekräfte auf Substratstellen ausgeübt werden, an welchen vorher Substratmaterial entfernt wurde, und
bei dem die an der ersten Hauptseite des Substrats befindlichen Halbleiterstrukturen mittels der auf das Substrat einwirkenden Biegebelastung vereinzelt werden.
2. Verfahren gemäß Anspruch 1,
bei dem die Schicht mittels Lithographie und Ätzung
strukturiert wird.
3. Verfahren gemäß Anspruch 1 oder 2,
bei dem mittels Ätzung Substratmaterial in den freigelegten
Bereichen des Substrats entfernt wird.
4. Verfahren gemäß einem der Ansprüche 1 bis 3,
bei dem als Schichtmaterial ein Material gewählt wird,
welches selektiv zum Substratmaterial ätzbar ist.
5. Verfahren gemäß einem der Ansprüche 1 bis 4,
bei dem die Schicht derart strukturiert wird, dass sich bei
der nachfolgenden Entfernung von Substratmaterial in den
freigelegten Bereichen des Substrats auf Grund der
Strukturierung der Schicht gerade verlaufende Gräben in dem
Substrat bilden.
6. Verfahren gemäß Anspruch 5,
bei dem eine mit den Millerschen Indizes {100} bezeichnete
Kristallebene des Substrats die zweite Hauptseite bildet und
die Gräben senkrecht oder parallel zu einer mit den
Millerschen Indizes {110} bezeichneten Kristallebene
angeordnet werden.
7. Verfahren gemäß Anspruch 6,
bei dem die Gräben als V-förmige Nuten gebildet werden,
welche sich während einer anisotropen Ätzung des Substrats
ergeben.
8. Verfahren gemäß einem der Ansprüche 5 bis 7,
bei dem die Gräben jeweils zweimal eine Begrenzung der
zweiten Hauptseite schneiden.
9. Verfahren gemäß einem der Ansprüche 5 bis 8,
bei dem die Halbleiterstrukturen dadurch vereinzelt werden,
dass das Substrat entlang der Gräben gebrochen wird.
10. Verfahren gemäß einem der Ansprüche 1 bis 9,
bei dem kein Material der Halbleiterstrukturen entfernt wird,
während Substratmaterial in den freigelegten Bereichen des
Substrats entfernt wird.
11. Verfahren gemäß einem der Ansprüche 1 bis 10,
bei dem zunächst die Halbleiterstrukturen erzeugt werden,
welche eine Anordnung von im Wesentlichen senkrecht zur
ersten Hauptseite verlaufenden Poren aufweisen.
12. Halbleitersubstrat
mit einer ersten Hauptseite und einer der ersten Hauptseite parallel gegenüberliegenden zweiten Hauptseite,
wobei das Halbleitersubstrat auf der zweiten Hauptseite mindestens eine gerade verlaufende Aussparung aufweist, welche beim Vereinzeln des Halbleitersubstrats mittels einer Biegebelastung als Sollbruchstelle wirkt.
mit einer ersten Hauptseite und einer der ersten Hauptseite parallel gegenüberliegenden zweiten Hauptseite,
wobei das Halbleitersubstrat auf der zweiten Hauptseite mindestens eine gerade verlaufende Aussparung aufweist, welche beim Vereinzeln des Halbleitersubstrats mittels einer Biegebelastung als Sollbruchstelle wirkt.
13. Halbleitersubstrat gemäß Anspruch 12,
bei welchem die zweite Hauptseite von einer mit den
Millerschen Indizes {100} bezeichneten Kristallebene des
Halbleitersubstrats gebildet wird und welches als gerade
verlaufende Aussparung eine V-Nut aufweist, welche senkrecht
oder parallel zu einer mit den Millerschen Indizes {110}
bezeichneten Kristallebene angeordnet ist.
14. Halbleitersubstrat gemäß Anspruch 12 oder 13,
welches auf der ersten Hauptseite mehrere
Halbleiterstrukturen aufweist.
15. Halbleitersubstrat gemäß einem der Ansprüche 12 bis 14,
welches als Halbleiterstrukturen eine Anordnung von Poren
aufweist, welche im Wesentlichen senkrecht zur ersten
Hauptseite verlaufen.
16. Halbleitersubstrat gemäß einem der Ansprüche 12 bis 15,
bei dem die Halbleiterstrukturen als Biochips ausgebildet
sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001122839 DE10122839B4 (de) | 2001-05-11 | 2001-05-11 | Verfahren zum Vereinzeln von Halbleiterstrukturen sowie zum Vereinzeln vorbereitetes Halbleitersubstrat |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001122839 DE10122839B4 (de) | 2001-05-11 | 2001-05-11 | Verfahren zum Vereinzeln von Halbleiterstrukturen sowie zum Vereinzeln vorbereitetes Halbleitersubstrat |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10122839A1 true DE10122839A1 (de) | 2002-11-21 |
DE10122839B4 DE10122839B4 (de) | 2007-11-29 |
Family
ID=7684362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001122839 Expired - Fee Related DE10122839B4 (de) | 2001-05-11 | 2001-05-11 | Verfahren zum Vereinzeln von Halbleiterstrukturen sowie zum Vereinzeln vorbereitetes Halbleitersubstrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10122839B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017201318A1 (de) | 2017-01-27 | 2018-08-02 | Conti Temic Microelectronic Gmbh | Vorrichtung zur Regelung einer Pixel-Integrationszeit für einen Bildsensor für ein Kraftfahrzeug |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
US4822755A (en) * | 1988-04-25 | 1989-04-18 | Xerox Corporation | Method of fabricating large area semiconductor arrays |
US4961821A (en) * | 1989-11-22 | 1990-10-09 | Xerox Corporation | Ode through holes and butt edges without edge dicing |
US5843767A (en) * | 1993-10-28 | 1998-12-01 | Houston Advanced Research Center | Microfabricated, flowthrough porous apparatus for discrete detection of binding reactions |
DE19820756C1 (de) * | 1998-05-08 | 1999-11-11 | Siemens Ag | Perforiertes Werkstück und Verfahren zu dessen Herstellung |
US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5797898A (en) * | 1996-07-02 | 1998-08-25 | Massachusetts Institute Of Technology | Microchip drug delivery devices |
DE10031524A1 (de) * | 2000-06-28 | 2002-01-17 | Infineon Technologies Ag | Verfahren zum Vereinzeln von Halbleiterchips |
-
2001
- 2001-05-11 DE DE2001122839 patent/DE10122839B4/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
US4822755A (en) * | 1988-04-25 | 1989-04-18 | Xerox Corporation | Method of fabricating large area semiconductor arrays |
US4961821A (en) * | 1989-11-22 | 1990-10-09 | Xerox Corporation | Ode through holes and butt edges without edge dicing |
US5843767A (en) * | 1993-10-28 | 1998-12-01 | Houston Advanced Research Center | Microfabricated, flowthrough porous apparatus for discrete detection of binding reactions |
US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
DE19820756C1 (de) * | 1998-05-08 | 1999-11-11 | Siemens Ag | Perforiertes Werkstück und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
DE10122839B4 (de) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2555462C2 (de) | Verfahren zur Herstellung von Düsen für Tintenstrahldrucker | |
DE69930099T2 (de) | Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe | |
DE4317721C1 (de) | Verfahren zur Vereinzelung von Chips aus einem Wafer | |
DE102005046479B4 (de) | Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie | |
DE10031252A1 (de) | Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips | |
DE4000496A1 (de) | Verfahren zur strukturierung eines halbleiterkoerpers | |
DE102014112690B4 (de) | Verfahren zur Trennung von Halbleiterchips | |
DE102008001952A1 (de) | Verfahren zur Herstellung von vereinzelten, auf einem Siliziumsubstrat angeordneten mikromechanischen Bauteilen und hieraus hergestellte Bauteile | |
WO2008003564A1 (de) | Verfahren zur herstellung von mikronadeln in einem si-halbleitersubstrat | |
WO2007104444A1 (de) | Verfahren zum herstellen einer integrierten schaltung | |
WO2014049038A1 (de) | Verfahren zum vereinzeln von bereichen einer halbleiterschicht | |
DE10122839B4 (de) | Verfahren zum Vereinzeln von Halbleiterstrukturen sowie zum Vereinzeln vorbereitetes Halbleitersubstrat | |
DE102013223490B4 (de) | Verfahren zur Herstellung einer strukturierten Oberfläche | |
DE102012202611A1 (de) | Verfahren zum Herstellen eines Mikrosystems | |
DE4213118C1 (de) | ||
DE3927163A1 (de) | Verfahren zur strukturierung eines halbleiterkoerpers | |
DE112015005045B4 (de) | Epitaxie-Wafer, Bauelement und Verfahren zur Herstellung eines Epitaxie-Wafers und eines Bauelements | |
DE602004005862T2 (de) | Verfahren zum trennen einer nützlichen schicht und durch das verfahren erhaltene komponente | |
WO2006122829A1 (de) | Verfahren zum herstellen eines mikromechanischen strukturelementes und halbleiteranordnung | |
DE19621349C2 (de) | Verfahren zur Erzeugung dreidimensionaler Strukturen in einem aus monokristallinem Material mit Diamantstruktur bestehenden Substrat | |
DE4421337A1 (de) | Ätzverfahren zur Herstellung von quasiplanaren, freitragenden Strukturen in Silizium | |
DE102006059394B4 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung | |
DE102008060275B4 (de) | Verfahren zum Strukturieren eines gebondeten Wafers | |
DE102006013419B4 (de) | Verfahren zum Herstellen einer integrierten Schaltung | |
DE19743349A1 (de) | Verfahren zur Herstellung von Halbleiterchips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |