DE10116746A1

DE10116746A1 - Datenverarbeitungsschaltung

Info

Publication number: DE10116746A1
Application number: DE2001116746
Authority: DE
Inventors: Frederic Valentin
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-04-04
Filing date: 2001-04-04
Publication date: 2002-10-17

Abstract

Datenverarbeitungsschaltung (1) mit seriellen Scan-Ketten (2), die mehrere in Reihe geschaltete Schaltungsmodule (3) enthalten, wobei jedes Schaltungsmodul (3) jeweils zwischen zwei Test-Abtast-Flipflops (4) geschaltet ist, die zum Testen der Funktionsfähigkeit der seriellen Scan-Kette (2) vorgesehen sind, DOLLAR A dadurch gekennzeichnet, DOLLAR A daß mehrere Scan-Ketten (2) eingangsseitig parallel an eine Treiberschaltung (11) angeschlossen sind.

Description

Die Erfindung betrifft eine Datenverarbeitungsschaltung mit seriellen Scan-Ketten, die über Test-Abtast-Flip-Flops auf ihre Funktionsfähigkeit testbar ist.

Datenverarbeitungsschaltungen werden nach dem Herstellungs vorgang auf ihre Funktionsfähigkeit hin durch externe Testge räte geprüft. Fig. 1 zeigt eine Testanordnung nach dem Stand der Technik. Ein externes Testgerät versetzt über eine Steu erleitung Scan-Enable die zu testende Schaltung DUT in einen Testmodus und legt Testdaten TD_in an die zu testende Schal tung DUT an. Das externe Testgeräte liest verarbeitete Test daten aus der zu testenden Schaltung aus und vergleicht sie mit den angelegten Testdatenmustern zur Überprüfung der Funk tionsfähigkeit der zu testenden Schaltung DUT.

Moderne Datenverarbeitungsschaltungen sind hochkomplex und umfassen eine Vielzahl von analogen oder digitalen Teilschal tungen. Um eine Testbarkeit der Gesamtschaltung zu gewähr leisten, werden daher moderne Datenverarbeitungsschaltungen modular aufgebaut, wobei Testdatenpfade zum Testen der Funk tionsfähigkeit der verschiedenen Schaltungsmodule vorgesehen sind.

Fig. 2 zeigt eine Datenverarbeitungsschaltung nach dem Stand der Technik mit integriertem Testdatenpfad. Die Datenverar beitungsschaltung enthält eine Vielzahl von seriellen Scan- Ketten, die jeweils mehrere in Reihe geschaltete Schaltungs module zur Datenverarbeitung umfassen. Bei den Schaltungsmo dulen handelt es sich um beliebige digitale oder analoge Schaltungen, insbesondere digitale Logikschaltungen und digi tale Speicherschaltungen. Zum Testen der Funktionsfähigkeit der seriellen Scan-Kette sind die verschiedenen Schaltungsmo dule der Scan-Kette jeweils zwischen mindestens zwei Test- Abtast-Flip-Flops verschaltet. Jedes Abtast-Flip-Flop besitzt einen Dateneingang zum Anlegen von zu verarbeitenden Daten und einen Scan-Dateneingang S zum Anlegen von Abtast- bzw. Testdaten, die in einem Testbetriebsmodus in der Scan-Kette bzw. zur Überprüfung von dessen Funktionsfähigkeit einge schrieben werden. Der Dateneingang D und der Scan- bzw. Test eingang 5 des ersten Test-Abtast-Flip-Flops einer Scan-Kettei sind an eine Datentreiberschaltung PAD angeschlossen, die ih rerseits mit einem Eingangsdatenpin P_in verbunden ist. Das letzte Test-Abtast-Flip-Flop einer Scan-Kette i ist ausgangs seitig ebenfalls mit einer Datentreiberschaltung PAD und ei nem zugehörigen Ausgangsdatenpin P_aus verbunden. Die Scan- Kette wird über ein Scan-Enable-Signal, welches von dem ex ternen Testgerät angelegt wird, in einen Testmodus versetzt, wobei jeweils der Scan-Eingang S aller Test-Abtast-Flip-Flops an den zugehörigen Ausgang Q des Test-Abtast-Flip-Flops durchgeschaltet wird.

Fig. 3 zeigt beispielhaft eine Datenverarbeitungsschaltung mit drei seriellen Scan-Ketten A, B, C, die jeweils zwischen zwei Datentreiberschaltungen PAD über eine Schalterlogik L verschaltet sind.

Fig. 4 zeigt ein Beispiel ein einfaches Schaltungsmodul in Form eines Treibers bzw. Buffers B, die zwischen zwei Test- Abtast-Flip-Flops Scan-FF_i und Scan-F_i+1 verschaltet ist. Zum Testen der Funktionsfähigkeit des Schaltungsmoduls bzw. des Buffers B wird durch das externe Testgerät in zugehörigen Da tenpfad bzw. Scan-Kette, in der sich das Schaltungsmodul be findet, ein gespeichertes Testmuster aus dem Testgerät in das aus den Abtast-Flip-Flops bestehende Schieberegister einge schoben. In einer Scan-Kette bzw. Datenpfad, der aus N Schal tungsmodulen besteht, wird ein Testmuster mit einer Länge von N Bit eingeschoben.

Soll beispielsweise geprüft werden, ob der Eingang des Buf fers B einen Stuck-at-0-Fehler aufweist, beispielsweise einen Kurzschluß am ein niedriges Referenzpotential, wird an den Ausgang Q_i des vorangehenden Test-Abtast-Flip-Flops eine lo gische 1 geschoben. Anschließend wird in einem nächsten Test schritt der Fehler beobachtet, d. h. es wird geprüft, ob der Buffer B die angelegte logische 1 an den Dateneingang D_i+1 des nachfolgenden Test-Abtast-Flip-Flops abgibt oder nicht. Liegt an dem Eingang D_i+1 des nachfolgenden Test-Abtast-Flip-Flops statt der eingeschriebenen 1 eine logische 0 an, ist der Ein gang des Buffers fehlerhaft an das niedrige Referenzpotential kurzgeschlossen. Zum Auslesen der Daten werden die Daten aus dem Abtast-Schieberegister an das Testgerät zur Auswertung herausgeschoben und dort ausgewertet. Durch Vergleich des an gelegten Testdatenmusters mit den ausgelesenen Daten kann durch das externe Testgerät überprüft werden, ob der Daten pfad funktionsfähig ist oder nicht. Da die Scan-Kette aus ei ner Vielzahl von Schaltungsmodulen besteht, die ihrerseits hochkomplex sein können, müssen zum Testen der Scan-Kette ei ne Vielzahl von Testdatenmustern angelegt und ausgewertet werden.

Aufgrund der Komplexität der Schaltungsmodule können zum Teil nicht alle auftretenden Fehler innerhalb eines Datenpfades ermittelt werden. Die Testabdeckung bzw. Test-Coverage TC ist das Verhältnis zwischen der Anzahl der auffindbaren Fehler und der Anzahl aller möglichen auftretenden Fehler. Herkömm licherweise ist eine Fehlerabdeckung TC von 95 bis 98% er reichbar, da nicht alle Fehler in einer Scan-Kette bzw. Da tenpfad stimulierbar und beobachtbar sind. Die Anzahl der an einer Scan-Kette anzulegenden Testdatenmuster hängt von der schaltungstechnischen Komplexität der Scan-Kette und der ge wünschten Testabdeckung TC ab. Je höher die Anzahl der not wendigen Testdatenmuster TP ist, desto höher ist der notwen dige Speicherplatz innerhalb des Testgeräts und die notwendi ge Testzeit zum Testen einer Datenverarbeitungsschaltung.

Jeder Eingangsdatenanschluß bzw. Pin P_in einer zu testenden, herkömmlichen Datenverarbeitungsschaltung, wie sie beispielsWeise in Fig. 3 dargestellt ist, ist mit einem eigenen Test kanal des Testgeräts verbunden und erhält aus einem zugehöri gen Datenspeicher ein abgespeichertes Testdatenmuster zum Prüfen der zugehörigen Scan-Kette. Die minimale notwendige Speicherkapazität eines Testkanals innerhalb des Testgeräts ist direkt proportional zur Anzahl der notwendigen Testdaten muster für die zugehörige Scan-Kette und der Anzahl N der in der Scan-Kette enthaltenen Schaltungsmodule.

Es gilt:

Sk_min = Z_TPi N_max (1)

wobei
N_max die Anzahl von Test-Abtast-Flip Flops der längsten Scan- Kette mit den meisten darin enthaltenen Schaltungsmodulen ist, und
Z_TPi die Anzahl der notwendigen Testdatenmuster bzw. Test- Pattern ist, die zum Testen dieser Scan-Kette erforderlich sind, bei einer vorgegebenen Testabdeckung TC.

Die Anzahl der notwendigen Testdatenmuster bzw. Test-Pattern TP hängt von der Komplexität der verschiedenen, in der Scan- Kette enthaltenen Schaltungsmodulen und der gewünschten Test abdeckung TC ab:

Z_TPi = f (Komplexität, TC) (2)

Ein Datenpfad bzw. Scan-Kette umfaßt beispielsweise 1000 Schaltungsmodule, die durch Test-Abtast-Flip-Flops voneinan der getrennt verschaltet sind, wobei üblicherweise zum Testen einer derartigen Scan-Kette etwa 3000 Testmuster bzw. Test- Pattern in der Scan-Kette eingeschrieben und durch das Test gerät ausgewertet werden.

Der Datenumfang der notwendigen Testdatenmuster für jeden Testkanal und die minimale Speicherkapazität SK eines jeden Testkanals innerhalb des Testgeräts hängt von der Anzahl N von Schaltungsmodulen innerhalb derjenigen Scan-Kette mit den meisten Schaltungsmodulen ab. Bei der Auslegung einer Daten verarbeitungsschaltung sind daher die verschiedenen Scan- Ketten derart ausgelegt, daß ihre Datenpfadlänge bzw. die An zahl N der darin enthaltenen Schaltungsmodule in etwa gleich groß ist.

Eine herkömmliche digitale Datenverarbeitungsschaltung mit seriellen Datenpfaden bzw. Scan-Kette, wie sie beispielsweise in Fig. 3 dargestellt ist, hat den Nachteil, daß der Datenum fang der notwendigen Testdatenmuster zum Testen der seriellen Datenverarbeitungsschaltung aufgrund der langen Scan-Ketten sehr umfangreich ist und somit die Testzeiten zum Testen der Datenverarbeitungsschaltung durch das externe Testgerät sehr groß sind. Insbesondere das Einschreiben und das Auslesen von Daten in das aus den Test-Abtast-Flip-Flops bestehende Schie beregister sind bei Datenpfaden, die eine sehr hohe Anzahl von Schaltungsmodule umfassen, sehr zeitraubend und führen zu extrem langen Testzeiten. Die Kosten zur Herstellung der Da tenverarbeitungsschaltungen nehmen dabei mit zunehmenden Testzeiten sehr stark zu.

Es ist daher die Aufgabe der vorliegenden Erfindung, die Da tenverarbeitungsschaltung mit seriellen Scan-Ketten zu schaf fen, bei der die Testzeit minimal ist.

Diese Aufgabe wird erfindungsgemäß durch eine Datenverarbei tungsschaltung mit dem in Patentanspruch 1 angegebenen Merk malen gelöst.

Die Erfindung schafft eine Datenverarbeitungsschaltung mit seriellen Scan-Ketten, die mehrere in Reihe geschaltete Schaltungsmodule enthalten, wobei jedes Schaltungsmodul je weils zwischen mindestens zwei Test-Abtast-Flip-Flops ge schaltet ist, die zum Testen der Funktionsfähigkeit der se riellen Scan-Kette vorgesehen sind, wobei erfindungsgemäß mehrere Scan-Ketten eingangsseitig pa rallel an eine Treiberschaltung angeschlossen sind.

Bevorzugte Ausführungsformen der erfindungsgemäßen digitalen Datenverarbeitungsschaltung sind in den Unteransprüchen ange geben.

Bei einer bevorzugten Ausführungsform der Datenverarbeitungs schaltung sind die Scan-Ketten ausgangsseitig parallel an ei ne Datenkompressionsschaltung angeschlossen.

Das Test-Abtast-Flip-Flop innerhalb der seriellen Scan-Ketten der erfindungsgemäßen Datenverarbeitungsschaltung weist vor zugsweise einen Multiplexer und ein flankengetriggertes Flip- Flop auf.

Dabei weist der Multiplexer einen ersten Eingang zum Anlegen von Daten, einen zweiten Eingang zum Anlegen von Testdaten, einen Steuereingang zum Anlegen eines Steuersignals und einen Ausgang zur Abgabe der durchgeschalteten Daten auf.

Der Dateneingang des flankengetriggerten Flip-Flops ist vor zugsweise an den Ausgang des Multiplexers angeschlossen.

Bei dem flankengetriggerten Flip-Flop handelt es sich vor zugsweise um ein D-Flip-Flop.

Die Schaltungsmodule innerhalb der seriellen Datenpfade der erfindungsgemäßen digitalen Datenverarbeitungsschaltung sind vorzugsweise digitale Logikschaltungen.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Datenverarbeitungsschaltung sind die Datentreiberschaltungen bidirektionale Datentreiberschaltungen.

Dabei weist jede bidirektionale Datentreiberschaltung vor zugsweise einen einschaltbaren Eingangstreiber und einen ein schaltbaren Ausgangstreiber auf.

Jede Treiberschaltung der erfindungsgemäßen Datenverarbei tungsschaltung ist vorzugsweise mit einem zugehörigen Date nanschluß eines Gehäuses der Datenverarbeitungsschaltung ver bunden.

Im weiteren werden bevorzugte Ausführungsformen der erfin dungsgemäßen Datenverarbeitungsschaltung unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentli cher Merkmale beschrieben.

Es zeigen:

Fig. 1 eine Testanordnung nach dem Stand der Technik;

Fig. 2 einen Datenpfad innerhalb der herkömmlichen Datenver arbeitungsschaltung nach dem Stand der Technik;

Fig. 3 eine herkömmliche Datenverarbeitungsschaltung mit meh reren seriellen Scan-Ketten nach dem Stand der Technik;

Fig. 4 eine Digitalschaltung innerhalb einer seriellen Scan- Kette nach dem Stand der Technik;

Fig. 5 eine erste Ausführungsform der digitalen Datenverar beitungsschaltung gemäß der Erfindung;

Fig. 6 eine zweite Ausführungsform der erfindungsgemäßen Da tenverarbeitungsschaltung;

Fig. 7 ein Blockschaltbild eines Test-Abtast-Flip-Flops in nerhalb einer seriellen Scan-Kette gemäß der Erfindung;

Fig. 8 eine bidirektionale Treiberschaltung innerhalb der er findungsgemäßen Datenverarbeitungsschaltung;

Fig. 9 ein Diagramm zur Erläuterung der Testzeiteinsparung bei der erfindungsgemäßen digitalen Datenverarbeitungsschal tung.

Fig. 5 zeigt eine erfindungsgemäße Datenverarbeitungsschal tung 1 mit mehreren seriellen Scan-Ketten 2-1, 2-2, 2-3, 2-4. Die serielle Scan-Kette enthält mehrere in Reihe geschaltete Schaltungsmodule 3. Dabei weist bei dem in Fig. 5 dargestell ten Beispiel die erste serielle Scan-Kette 2-1 N_a Test- Abtast-Flip Flops, die zweite serielle Scan-Kette 2-2 N_b Test-Abtast-Flip Flops, die dritte serielle Scan-Kette 2-3 N_c Test-Abtast-Flip Flops und die vierte serielle Scan-Kette 2-4 N_d Test-Abtast-Flip Flops auf. Jedes Schaltungsmodul 3 inner halb einer seriellen Scan-Kette 2-i ist zwischen mindestens zwei Test-Abtast-Flip-Flops 4 zum Testen der Funktionsfähig keit der seriellen Scan-Kette 2 verschaltet. In jeder seriel len Scan-Kette sind unterschiedliche Schaltungsmodule 3 je nach Anforderung an die Gesamtschaltung verschaltet. Jedes Test-Abtast-Flip-Flop besitzt einen Dateneingang 5 und einen Test- bzw. Scan-Eingang 6 sowie einen Datenausgang 7. Die Da teneingänge 5, 6 der verschiedenen Test-Abtast-Flip-Flops 4 werden in Abhängigkeit von einem externen Steuersignal (Scan- Enable) eingeschaltet. Dabei wird in einem normalen Verarbei tungsbetriebsmodus jeweils der Dateneingang 5 an den Ausgang 7 des Test-Abtast-Flip-Flops 4 durchgeschaltet und in einem Scan- bzw. Testbetriebsmodus der Testeingang 6 an den Daten ausgang 7 des Test-Abtast-Flip-Flops 4 durchgeschaltet. Der Ausgang 7 eines Test-Abtast-Flip-Flops ist seinerseits mit einem Dateneingang des nachgeschalteten Schaltungsmoduls 3 verbunden und andererseits über eine Leitung 8 mit dem Test eingang 6 des nächsten Test-Abtast-Flip-Flops verbunden.

Die verschiedenen Test- bzw. Scan-Eingänge 6 der seriellen Scan-Ketten 2-1 bis 2-3 sind bei dem in Fig. 5 dargestellten Ausführungsbeispiel über Leitungen 9-1, 9-2, 9-3 an einen Anschluß 10-1 einer Treiberschaltung 11-1 angeschlossen. Die Treiberschaltung 11-1 ist eine bidirektionale Treiberschal tung und besitzt einen weiteren Anschluß 12-1, der über eine Leitung 13-1 mit einem Pin 14-1 eines Gehäuses verbunden ist, in dem die erfindungsgemäße Datenverarbeitungsschaltung 1 in tegriert ist.

Bei dem in Fig. 5 dargestellten Ausführungsbeispiel ist der Testeingang 6-0 der vierten seriellen Scan-Kette 2-4 in ähn licher Weise über eine bidirektionale Treiberschaltung 11-2 mit einem Pin 14-2 im Gehäuse der Datenverarbeitungsschaltung 1 verbunden.

Der Datenausgang 7-N der seriellen Scan-Ketten2-1, 2-2, 2-3 ist über eine Ausgangsleitung 15 mit einem Anschluß 16 einer Treiberschaltung 17 verbunden, die ausgangsseitig über einen Anschluß 18 und eine Leitung 19 mit einem Ausgangsdatenpin 20 im Gehäuse der erfindungsgemäßen Verarbeitungsschaltung 1 verbunden ist.

Der Ausgang 7-ND des letzten Test-Abtast-Flip-Flops 4-ND in nerhalb de vierten seriellen Scan-Kette 2-4 ist über eine Ausgangsleitung 15-4 an einen Anschluß 16-4 an der bidirekti onalen Treiberschaltung 17-4 angeschlossen, die über einen Anschluß 18-4 ihrerseits über eine Leitung 19-4 mit dem zuge hörigen Pin 20-4 innerhalb des Gehäuses der erfindungsgemäßen Datenverarbeitungsschaltung 1 verbunden ist.

Vergleicht man die in Fig. 5 dargestellte, erfindungsgemäße Verarbeitungsschaltung 1 mit einer Datenverarbeitungsschal tung nach dem Stand der Technik, wie sie in Fig. 3 darge stellt ist, werden die Vorteile der erfindungsgemäßen Daten verarbeitungsschaltung 1 deutlich. Bei der erfindungsgemäßen Datenverarbeitungsschaltung sind mehrere serielle Scan-Ketten 2-1, 2-2, 2-3 eingangsseitig parallel an eine Treiberschal tung 11-1 zum Einschreiben von Daten angeschlossen. Demgegenüber ist bei der herkömmlichen Datenverarbeitungsschaltung, wie sie in Fig. 3 dargestellt ist, jeder Datenpfad bzw. Scan- Kette A, B, C über eine Leitung eingangsseitig an eine zuge hörige Datentreiberschaltung PAD_a, PAD_b, PAD_c zum Einschreiben von Daten angeschlossen. Jede Datentreiberschaltung innerhalb der integrierten Datenverarbeitungsschaltung ist an einen zu gehörigen Anschlußpin im Gehäuse der Datenverarbeitungsschal tung fest angeschlossen. Sowohl die Datenverarbeitungsschal tung 1 gemäß der Erfindung, wie sie in Fig. 5 dargestellt ist, als auch die Datenverarbeitungsschaltung nach dem Stand der Technik, wie sie in Fig. 3 dargestellt ist, weisen je weils sechs Datenanschlußpins zu ihren zugehörigen Datentrei berschaltung auf.

Bei der erfindungsgemäßen Datenverarbeitungsschaltung 1 sind drei serielle Scan-Ketten 2-1, 2-2, 2-3 eingangsseitig an ei ne einzige Datentreiberschaltung 11-1 zum Einschreiben von Daten und Testdaten angeschlossen, so daß die entsprechenden Datentreiberschaltungen 11-2, 17-4 für einen zusätzlichen se riellen Datenpfad bzw. Scan-Kette frei sind. Die zusätzliche serielle Scan-Kette 2-4 ist eingangsseitig mit der Datentrei berschaltung 11-2 und ausgangsseitig mit der Datentreiber schaltung 17-4 verbunden. Der schaltungstechnische Aufbau der erfindungsgemäßen Datenverarbeitungsschaltung 1, wie sie in Fig. 5 dargestellt ist, ermöglicht es, die Anzahl N der in Reihe geschalteten Schaltungsmodule 3 innerhalb der verschie denen seriellen Scan-Ketten 2 minimal zu halten. Geht man da von aus, daß jeder Scan-Kette A, B, C bei der herkömmlichen Datenverarbeitungsschaltung, wie sie in Fig. 3 dargestellt ist, N in Reihe geschaltete Schaltungsmodule umfaßt, ist die Anzahl N_a, N_b, N_c der Test-Abtast-Flip Flops innerhalb der drei seriellen Scan-Ketten 2-1, 2-2, 2-3 der erfindungsgemä ßen Datenverarbeitungsschaltung 1 geringer als N, da ver schiedene Schaltungsmodule in die zusätzliche serielle Scan- Kette 2-4 aufgenommen werden können.

Da die Anzahl der Test-Abtast-Flip Flops Na, Nb, N0 der se riellen Scan-Ketten 2-1 bis 2-3 geringer ist als die Anzahl N von Schaltungsmodulen innerhalb der Scan-Ketten A, B, C der herkömmlichen Datenverarbeitungsschaltung, wird ein Testda tenmuster mit einer geringeren Testdatenmuster-Bitbreite in die verschiedenen seriellen Datenpfade bzw. Scan-Ketten der digitalen Datenverarbeitungsschaltung eingeschrieben und aus gewertet. Hierdurch ist es möglich, die Testzeiten im Ver gleich zu der herkömmlichen Datenverarbeitungsschaltung er heblich zu reduzieren.

Fig. 6 zeigt beispielhaft eine bevorzugte Ausführungsform der erfindungsgemäßen Datenverarbeitungsschaltung 1. Bei der in Fig. 6 dargestellten Ausführungsform werden die Ausgangslei tungen 15-1, 15-2, 15-3 der ersten drei seriellen Scan-Ketten 2-1, 2-2, 2-3 Eingängen 21-1, 21-2, 21-3 einer Datenkompres sionsschaltung 22 zugeführt, die eine Datenkompression durch führt und die komprimierten Daten über einen Ausgang 23 und eine Leitung 24 an den Anschluß der bidirektionalen Daten treiberschaltung 17-1 abgibt. Durch die ausgangsseitige Da tenkompression der von den seriellen Scan-Ketten 2-1, 2-2, 2- 3 abgegebenen Daten werden im Vergleich zu der in Fig. 5 dar gestellten Ausführungsform die Datentreiberschaltungen 17-2, 17-3 zum Vorsehen einer weiteren seriellen Scan-Kette 2-5 frei. Hierdurch ist es möglich, weitere Schaltungsmodule aus den ursprünglichen seriellen Scan-Ketten 2-1, 2-2, 2-3 in die zusätzlichen seriellen Scan-Ketten 2-5 beim Entwurf der Da tenverarbeitungsschaltung 1 zu verlagern, wodurch die maxima le Länge N max. einer seriellen Scan-Kette innerhalb der Da tenverarbeitungsschaltung und somit die Testzeiten minimiert werden. Die Datenpfade 2-4, 2-5 werden vorzugsweise ebenfalls an die Datenkompressionsschaltung 22 angeschlossen.

Fig. 7 zeigt den schaltungstechnischen Aufbau eines Test- Abtast-Flip-Flops 4 innerhalb der seriellen Scan-Ketten 2 der erfindungsgemäßen Datenverarbeitungsschaltung 1. Jedes Test- Abtast-Flip-Flop weist einen Dateneingang 5, einen Test- bzw. Scan-Dateneingang 6 und einen Datenausgang 7 auf. Darüber hinaus weist jedes Test-Abtast-Flip-Flop 4 einen Steuerein gang 25, einen Takteingang 26 und einen invertierten Daten ausgang 27 auf. Über den Steuereingang 25 und eine Leitung 28 wird ein Steuersignal an einen Eingang 29 des Multiplexers 30 angelegt, wobei das Steuersignal in einem Testbetriebsmodus den Testdateneingang 6 einen Datenausgang 31 durchschaltet, der über eine Leitung 32 mit einem Dateneingang 33 eines flankengetriggerten Flip-Flops 34 verbunden ist. Das flanken getriggerte Flip-Flop 34 besitzt einen Taktsignaleingang 35, der über eine interne Taktleitung 36 an den Takteingang 26 des Test-Abtast-Flip-Flops 4 angeschlossen ist. Das flanken getriggerte Flip-Flop 34 besitzt einen Datenausgang 37 und einen invertierten Datenausgang 38, die über Leitungen 39, 40 mit dem Datenausgang 7 und dem invertierten Datenausgang 31 des Test-Abtast-Flip-Flops 4 verbunden sind.

Fig. 8 zeigt den schaltungstechnischen Aufbau einer bidirek tionalen Datentreiberschaltung 11, 17 innerhalb der erfin dungsgemäßen Datenverarbeitungsschaltung 1. Die Datentreiber schaltung kann in Abhängigkeit von einem Steuersignal (E nable) als Dateneingangstreiberschaltung oder als Datenaus gangstreiberschaltung betrieben werden. Die bidirektionale Datentreiberschaltung enthält hierzu einen steuerbaren ersten Treiber 41, dessen Ausgang über eine Leitung und einen Date nanschlußpin angeschlossen ist, einen zweiten Datentreiber 42, dessen Eingang ebenfalls mit dem Datenanschlußpin verbun den ist. Der Datenausgang der ersten Treiberschaltung 41 ist über einen Pull-up-Widerstand 43 mit einem ersten Versor gungspannungspotential VDD verbunden, und der Eingang der zweiten Datentreiberschaltung 42 liegt über einem Pull-down- Widerstand 44 an einem komplementären Versorgungsspannungspo tential an. Jeder Datentreiberschaltung ist genau ein Date nanschlußpin zugeordnet.

Fig. 9 zeigt die Fehlerabdeckung (Test-Coverage) TC in % in Abhängigkeit von den angelegten Testdaten bei verschiedenen Ausführungsformen der erfindungsgemäßen Datenverarbeitungs schaltung bei einer herkömmlichen Datenverarbeitungsschaltung nach dem Stand der Technik. Der Verlauf (a) zeigt eine digi tale Datenverarbeitungsschaltung nach dem Stand der Technik. Der Verlauf (b) zeigt eine Datenverarbeitungsschaltung gemäß der Erfindung, bei der jeweils zwei Scan-Ketten eingangssei tig parallel an eine Datentreiberschaltung und das zugehörige Datenanschlußpin angeschlossen sind. Der Verlauf c zeigt den Verlauf einer Datenverabeitungsschaltung gemäß der Erfindung, bei der jeweils drei Scan-Ketten eingangsseitig an eine Da tentreiberschaltung und einen zugehörigen Datenanschlußpin angeschlossen sind. Der Verlauf d zeigt einen Verlauf einer weiteren Ausführungsform der erfindungsgemäßen digitalen Da tenverarbeitungsschaltung, bei der fünf serielle Scan-Ketten eingangsseitig an eine Datentreiberschaltung und deren zuge hörigen Datenanschlußpin angeschlossen sind. Die verschiede nen Datenverarbeitungsschaltungen, deren Testabdeckungsver läufe in Fig. 9 dargestellt sind, weisen die gleiche Anzahl von darin enthaltenen Schaltungsmodulen und die gleiche An zahl von Aschlußpins auf. wie man aus Fig. 9 entnehmen kann, kann zur Erreichung einer Testabdeckung bzw. Test-Coverage von 95% bei einer Datenverarbeitungsschaltung gemäß der Er findung, bei der lediglich zwei serielle Scan-Ketten ein gangsseitig parallel an eine Datentreiberschaltung ange schlossen sind, im Vergleich zu der herkömmlichen Datenverar beitungsschaltung, bei der jede serielle Scan-Kette an eine eigene Treiberschaltung und an einen eigenen Eingang sanschlußpin angeschlossen ist, die Anzahl der notwendigen Testdaten zur Erreichung einer Testabdeckung von beispiels weise 95% erheblich geringer. Indem man noch mehr serielle Scan-Ketten eingangsseitig an eine Treiberschaltung an schließt (Verlauf c, d), kann erfindungsgemäß der Umfang der notwendigen Testdaten zur Erzielung einer Testabdeckung TC von 95% nochmals abgesenkt werden.

Bezugszeichenliste

1

Datenverarbeitungsschaltung

2

Scan-Kette

3

Schaltungsmodul

4

Test-Abtast-Flip-Flop

5

Dateneingang

6

Testdateneingang

7

Datenausgang

8

Datenleitung

9

Datenleitung

10

Datenanschluß

11

Datentreiberschaltung

12

Datenanschluß

13

Datenleitung

14

Anschlußpin

15

Datenleitung

16

Datenanschluß

17

Datentreiberschaltung

18

Datenanschluß

19

Datenleitung

20

Datenanschlußpin

21

Datenkompressionsschaltungseingang

22

Datenkompressionsschaltung

23

Datenkompressionsschaltungsausgang

24

Datenleitung

25

Steuereingang

26

Takteingang

27

invertierter Datenausgang

28

Steuerleitung

29

Steuereingang

30

Multiplexer

31

Ausgang

32

Leitung

33

Dateneingang

34

flankengetriggertes Flip-Flop

35

Taktsignaleingang

36

interne Taktleitung

37

Datenausgang

38

invertierter Datenausgang

39

Datenleitung

40

Datenleitung

Claims

1. Datenverarbeitungsschaltung (1) mit seriellen Scan-Ketten (2), die mehrere in Reihe geschaltete Schaltungsmodule (3) enthalten, wobei jedes Schaltungsmodul (3) jeweils zwischen mindestens zwei Test-Abtast-Flip-Flops (4) geschaltet ist, die zum Testen der Funktionsfähigkeit der seriellen Scan- Kette (2) vorgesehen sind, dadurch gekennzeichnet, daß mehrere Scan-Ketten (2) eingangsseitig parallel an eine Treiberschaltung (11) angeschlossen sind.

2. Datenverarbeitungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß mehrere Scan-Ketten (2) ausgangsseitig parallel an eine Kompressionsschaltung (22) angeschlossen sind.

3. Datenverarbeitungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jedes Test-Abtast-Flip-Flop (4) einen Multiplexer (30) und ein flankengetriggertes Flip-Flop (34) enthält.

4. Datenverarbeitungsschaltung nach Anspruch 3, dadurch gekennzeichnet,
daß der Multiplexer (30) einen ersten Eingang (5) zum Anlegen von Daten,
einen zweiten Eingang (6) zum Anlegen von Testdaten,
einen Steuereingang (29) zum Anlegen eines Steuersignals, und einen Ausgang (31) zur Abgabe der durchgeschalteten Daten aufweist.

5. Datenverarbeitungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß ein Dateneingang (33) des flankengetriggerten Flip-Flops (34) an den Ausgang (31) des Multiplexers angeschlossen ist.

6. Datenverarbeitungsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das flankengetriggerte Flip-Flop (34) ein D-Flip-Flop ist.

7. Datenverarbeitungsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltungsmodule (3) innerhalb der seriellen Scan- Ketten (2) digitale Logikschaltungen sind.

8. Datenverarbeitungsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Datentreiberschaltung (11, 17) eine bidirektionale Datentreiberschaltung ist.

9. Datenverarbeitungsschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Datentreiberschaltung (11, 17) einen einschaltbaren Dateneingangstreiber (42) und einen einschaltbaren Datenaus gangstreiber (41) aufweist.

10. Datenverarbeitungsschaltung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jede Datentreiberschaltung (11, 17) mit einem zugehörigen Anschlußpin (14, 20) an einem Gehäuse der Datenverarbeitungs schaltung (1) verbunden ist.