DE10111468A1 - Verfahren und Vorrichtung zur Ermittlung von Eigenschaften gesteckter Module - Google Patents

Abstract

Bei einem Verfahren zur Ermittlung von Eigenschaften von in einem Automatisierungssystem (1) gesteckten Modulen (M¶n¶) erzeugt ein Führungsmodul (M¶n¶) auf einer allen Modulen (M¶n¶) gemeinsamen Auswerteleitung (2) einen Signalpegel (P), der durch jedes weitere gesteckte bzw. aktivierte Modul (M¶n¶) verändert wird. Bei einer zur Durchführung des Verfahrens besonders geeigneten Vorrichtung weist jedes Modul (M¶n¶) eine Auswerteschaltung (C¶n¶) auf, die auf der allen Modulen (M¶n¶) gemeinsamen Auswerteleitung (2) den Signalpegel (P¶S¶) erzeugt und diesen beim Zustecken weiterer Module (M¶n¶) verändert.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Ermittlung von Eigenschaften von in einem Automatisierungssystem ge­ steckten Modulen. Sie bezieht sich weiter auf eine Vorrich­ tung zur Durchführung des Verfahrens.

Der Anlagenprozess einer technischen Anlage wird üblicher­ weise mittels eines so genannten Automatisierungssystems ge­ steuert und überwacht. Ein solches Automatisierungssystem einer technischen Anlage ist in der Regel modular aufgebaut, wobei die redundanten Module einzelnen Automatisierungs­ geräten oder diesen über- bzw. untergeordneten Funktions­ bausteinen des Automatisierungssystems zugeordnet sind. In der Praxis werden derartige Module in sogenannte Racks ein­ geschoben und mit einem Bussystem, beispielsweise einem so­ genannten Feldbus, oder mit einem Leitungssystem für den Daten- und Signalverkehr zwischen den Modulen kontaktiert.

Um die Anpassung einer übergeordneten Systemkonfiguration zu erreichen, müssen innerhalb eines solchen modularen Automati­ sierungssystems aktuell gesteckte Module ermittelt werden. Dabei ist vorgeschrieben, dass lediglich eines dieser Module aktiv geschaltet wird und die Führung übernimmt, während die übrigen Module sich passiv verhalten müssen und keine Führung übernehmen dürfen. Zudem müssen in einem solchen redundanten System die zueinander redundanten Module das Vorhandensein und den Zustand der einzelnen Module erkennen. Hierzu werden bisher aufwendige Schaltungen, z. B. so genannte Arbiter­ schaltungen, eingesetzt. So erfordern diese Schaltungen für die Auswertung, d. h. für die Ermittlung der Eigenschaften aktuell gesteckter Module, insbesondere für die Bestimmung der Anzahl und der Rang- oder Reihenfolge der gesteckten Mo­ dule, mehrere Signalleitungen zwischen den einzelnen Modulen.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Ermittlung derartiger Eigenschaften von in einem Automa­ tisierungssystem gesteckten Modulen anzugeben, bei dem eine besonders einfache und zuverlässige Auswertung der gesteckten Module möglich ist. Insbesondere soll in einfacher Art und Weise sowohl die Anzahl als auch die Priorisierung oder Rang­ folge von in einem Automatisierungssystem gesteckten Modulen ermittelbar sein. Ferner soll eine zur Durchführung des Ver­ fahrens besonders geeignete Vorrichtung angegeben werden.

Bezüglich des Verfahrens wird die genannte Aufgabe erfin­ dungsgemäß gelöst durch die Merkmale des Anspruchs 1. Dazu erzeugt ein Führungsmodul auf einer allen Modulen gemeinsamen Auswerteleitung einen Signalpegel, der durch jedes weitere aktivierte Modul verändert wird. Durch diese Veränderung des Signalpegels ist es mit einer einzigen Auswerteleitung mög­ lich, sowohl die Anzahl als auch die Priorisierung bzw. Rang­ folge der einzelnen gesteckten Module zu ermitteln.

In vorteilhafter Weiterbildung blockiert der vom Führungs­ modul auf der Auswerteleitung erzeugte Signalpegel die Über­ nahme der Führung jedes weiteren gesteckten und damit akti­ vierten Moduls. Dadurch ist sichergestellt, dass bei mehreren Modulen, die gleichzeitig oder nacheinander gesteckt bzw. aktiviert werden, stets lediglich eines der Module, insbeson­ dere das zuerst gesteckte bzw. aktivierte Modul, die Führung übernimmt.

Das zuerst gesteckte bzw. aktivierte Modul legt den Signal­ pegel auf der allen Modulen gemeinsamen Auswerteleitung fest und übernimmt somit automatisch die Führung. Das die Führung übernehmende Modul ist dann Führungsmodul. Durch jedes wei­ tere gesteckte bzw. aktivierte Modul wird der Signalpegel auf der gemeinsamen Auswerteleitung verändert, wobei diese Ver­ änderung erfasst wird. Der Grad der Veränderung ist dann ein Maß für die Anzahl aller gesteckten Module. Da jedes einzelne gesteckte Modul den durch zuvor gesteckte Module jeweils veränderten Signalpegel seinerseits verändert, kann aufgrund allein der Veränderung des Signalpegels in einfacher Art und Weise auch die Rang- oder Reihenfolge und damit die Priori­ sierung der gesteckten Module ermittelt werden.

Somit lässt sich auf besonders einfache Art und Weise sowie praktisch automatisch jede wesentliche Eigenschaft, nämlich die Eigenschaft als Führungsmodul sowie die Anzahl und die Reihenfolge der gesteckten Module, in einem Automatisierungs­ system ermitteln.

Bezüglich der Vorrichtung wird die genannte Aufgabe erfin­ dungsgemäß gelöst durch die Merkmale des Anspruchs 7. Vor­ teilhafte Ausgestaltungen der Vorrichtung sind Gegenstand der auf diesen zurückbezogenen Unteransprüche.

Dabei ist jedem Modul eine Auswerteschaltung zugeordnet, wo­ bei diese vorzugsweise identischen Auswerteschaltungen mit einer einzigen Auswerteleitung verbunden sind, die somit al­ len Modulen gemeinsam ist.

Jede Auswerteschaltung ist zweckmäßigerweise durch eine mit­ tels Arbeitswiderständen beschaltete Transistorschaltung realisiert, die einen Schalteingang und einen Betriebsspan­ nungseingang aufweist. Der Betriebsspannungseingang wird dabei zweckmäßigerweise mit einer konstanten Gleichspannung versorgt, während der Schalteingang vom gesteckten Modul bei dessen Anlaufen von einem Low-Pegel (logisch "0") auf einen High-Pegel (logisch "1") von beispielsweise 5 V gesetzt wird. Mittels dieses Steuerpegels wird über die Auswerteschaltung ein Auswertestrom über die Auswerteleitung geführt, der mit­ tels eines Signalabgriffs, vorzugsweise an einem gegen Masse geschalteten Widerstand, abgreifbar ist.

Nachdem das zuerst aktivierte Modul als Führungsmodul einen Signalpegel auf der Auswerteleitung vorgibt, der die Aus­ werteschaltung jedes weiteren gesteckten Moduls blockiert, indem der Signalpegel auf der Auswerteleitung stets größer ist als der Ansteuerpegel am Schalteingang der Auswerte­ schaltung jedes weiteren gesteckten Moduls, wird der Signal­ pegel durch Zuschalten der Widerstände der Auswerteeinrich­ tungen der weiteren gesteckten Module sukzessiv erhöht. Diese sukzessive Erhöhung als Maß sowohl für die Anzahl als auch für die Reihenfolge der aktuell gesteckten Module wird zur Bestimmung der Eigenschaften der Module ausgewertet.

Die mit der Erfindung erzielten Vorteile bestehen insbeson­ dere darin, dass allein durch die Veränderung eines Signal­ pegels infolge der Aktivierung von in einem Automatisierungs­ system gesteckten Modulen auf einer einzelnen, diesen gemein­ samen Auswerteleitung in besonders einfacher sowie zuverläs­ siger Art und Weise sowohl die Anzahl und die Reihenfolge der gesteckten Module als auch die Festlegung und Bestimmung des­ jenigen Moduls erreicht wird, das die Führung übernommen hat.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand einer Zeichnung näher erläutert. Darin zeigt die einzige Fi­ gur in einem Blockschaltbild ein Automatisierungssystem mit einer Anzahl von über eine einzige Auswerteleitung miteinan­ der verbundenen Modulen.

Die Figur zeigt eine Anzahl von innerhalb eines Automatisie­ rungssystems 1 steckbaren Modulen M₁ bis M_n. Jedes Modul M_n weist eine Auswerteschaltung C₁ bis C_n auf, wobei die Aus­ werteschaltungen C_n und somit die Module M_n über eine ein­ zige, diesen gemeinsame Auswerteleitung 2 miteinander kom­ munizieren. Die Auswerteschaltungen C_n der einzelnen Module M_n sind im Ausführungsbeispiel identisch.

Jede Auswerteschaltung C_n weist einen Betriebsspannungs­ eingang E2 mit einer Gleichspannung von beispielsweise U_DC = 24 V (DC) und einen Schalteingang E1 auf. Dieser ist über einen Widerstand R1 an den Steuereingang S₁ eines ersten elektronischen Schalters geführt. Der Schalter ist zweckmäßigerweise ein npn-Transistor T1, der emitterseitig über eine Diode D1 mit einem als Leitungsanschluss wirksamen Ausgang A1 der Ansteuerschaltung C_n verbunden ist. An einen die Diode D1 kathodenseitig mit dem Ausgang A1 verbindenden Leitungsabschnitt 3 ist über einen Signalabgriff 4, an dem ein Widerstand R2 gegen Masse geschaltet ist, ein erstes Auswerte- und Anzeigeelement 5 angeschlossen. Dieses liefert an dessen Ausgang A3 ein die Anzahl der gesteckten Module M_n repräsentierendes Prioritätssignal Z.

Der Transistor T1 ist kollektorseitig über einen Widerstand R3 an den Betriebsspannungseingang E2 angeschlossen. Ein als pnp-Transistor T2 ausgeführter zweiter, elektronischer Schal­ ter ist ausgangsseitig zwischen den Betriebsspannungseingang E2 und den Steuereingang S₁ des ersten Transistors T1 ge­ schaltet. Dazu ist der Transistor T2 emitterseitig über einen Widerstand R4 mit dem Betriebsspannungseingang E2 und kollek­ torseitig mit einer Diode D2 verbunden, die kathodenseitig an die Verbindung zwischen dem Widerstand R1 und dem Steuer­ eingang S₁ des Transistors T1 geführt ist. Der Steuereingang S₂ des Transistors T2 ist an die Verbindung zwischen dem als Spannungsteiler wirksamen Widerstand R3 und dem Transistor T1 geführt. Zwischen dem Transistor T2 und der Diode D2 ist ein Signalabgriff 6 vorgesehen, der mit einer weiteren Auswerte­ einheit 7 verbunden ist.

Bei der nachfolgenden Funktionsbeschreibung der Vorrichtung und des Verfahrens zur Ermittlung der Eigenschaften von in­ nerhalb des Automatisierungssystems 1 gesteckten Modulen M_n wird davon ausgegangen, dass zunächst das in der Darstellung obere Modul M₁ gesteckt wird. Die Funktionsbeschreibung gilt jedoch analog für jedes andere, zuerst gesteckte Modul M_n.

Nach fehlerfreiem Anlauf des Moduls M₁ wird der als Führungs­ eingang wirksame Eingang E1 der Auswerteschaltung A₁ auf lo­ gisch "1", z. B. auf einen Pegel von 5 V, gesetzt. Dadurch wird der Transistor T1 über den Widerstand R1 eingeschaltet.

Der demzufolge durch den Widerstand R3 fließende Strom schal­ tet den Transistor T2, so dass dieser über die Diode D2 die Ansteuerung des Transistors T1 übernimmt. Der sich dadurch am Ausgang A1 einstellende Signal- oder Spannungspegel P_S wird durch den Strom über den Transistor T1 und den Widerstand R2 bestimmt. Die Dimensionierung ist dabei derart ausgelegt, dass der Signalpegel P_S am Ausgang A1 der Ansteuerschaltung C₁ oberhalb des Ansteuerpegels P_A des Führungseingangs E1 der Auswerteschaltung C₁ liegt. Die über den Signalabgriff 6 angesteuerte Auswerteeinheit 7 liefert an deren Ausgang A2 ein Führungssignal F, das die Übernahme der Führung durch dieses Modul M₁, das nunmehr Führungsmodul ist, anzeigt. Die durch die Anzahl der gesteckten Module M_n bestimmte Höhe des Signalpegels P_S auf der Auswerteleitung 2 wird am Ausgang A3 der Auswerteeinheit 5 angezeigt.

Wird nun das Modul M₂ zugesteckt, so wird wiederum nach des­ sen fehlerfreiem Anlauf der Eingang E1 der Auswerteschaltung C₂ dieses Moduls M₂ auf logisch "1" gesetzt. Hier kann jedoch der Transistor T1 nicht durchgesteuert werden, da der Signal­ pegel P_S auf der Auswerteleitung 2 oberhalb des Ansteuer­ pegels P_A des Eingangs E1 liegt. Das Modul M₂ speist somit keinen Strom in die gemeinsame Auswerteleitung 2 ein.

Durch die Parallelschaltung der Widerstände R2 der Module M₁ und M₂ verändert sich der Signalpegel P_S auf der gemeinsamen Auswerteleitung 2 derart, dass die Auswerteeinheit 5 der Aus­ werteschaltung C₁ des Führungsmoduls M₁ diese beiden gesteck­ ten Module M₁ und M₂ erkennt. Da in der Auswerteschaltung C₂ des zugesteckten Moduls M₂ der Transistor T1 und damit auch der Transistor T2 nicht durchgesteuert wird, kann die Aus­ werteeinheit 7 des Moduls M₂ kein Führungssignal F liefern. Während der Ausgang A2 der Auswerteeinheit 7 des zugesteckten Moduls M₂ somit keine Übernahme der Führung anzeigen kann, kann die Auswerteeinheit 5 der Auswerteschaltung C₂ des Mo­ duls M₂ die gesteckten Module M₁ und M₂ erkennen und über den Ausgang A3 signalisieren.

Werden weitere Module M_n zugesteckt, so verhalten sich deren Auswerteschaltungen C_n entsprechend der Auswerteschaltung C₂ des Moduls M₂. Durch die Parallelschaltung der Widerstände R2 der weiteren zugesteckten Module M_n verändert sich jedoch der Signalpegel P_S auf der gemeinsamen Auswerteleitung 2 derart, dass sowohl die Auswerteeinheit 5 der Auswerteschaltung C₁ des Führungsmoduls M₁ als auch die jeweilige Auswerteeinheit 5 der Auswerteeinrichtungen C_n die zusätzlich gesteckten Mo­ dule M_n erkennen. Analog können auch die Auswerteschaltungen C_n der weiteren zugesteckten Module M_n keine Führungssignale F am Ausgang A2 der Auswerteeinheit 7 liefern.

Da bei der dargestellten Parallelschaltung der Widerstände R2 der Auswerteschaltungen C_n der Strom in der Auswerteleitung 2 mit zunehmender Anzahl der zugesteckten Module M_n ansteigt, steigt entsprechend der Signalpegel P_S auf der Auswerte­ leitung 2 an. Dabei wird anhand des jeweiligen Anstiegs des Signalpegels P_S sowohl die Anzahl als auch die Reihenfolge oder Priorisierung der einzelnen zugesteckten Module M_n in einfacher Weise bestimmt. Ebenso wie beim zugesteckten Modul M₂ liefern die Auswerteschaltungen C_n der weiteren zugesteck­ ten Module M_n kein Führungssignal F am Ausgang A2 der Aus­ werteeinheit 7.

Werden zwei oder mehrere Module M_n gleichzeitig gesteckt, so werden wiederum die Eingänge E1 deren Auswerteschaltungen C_n auf logisch "1" gesetzt. Auch wird der Transistor T1 jeder Auswerteschaltung C_n über den Widerstand R1 eingeschaltet. Dasjenige Modul M_n, welches zuerst den Transistor T2 der Aus­ werteschaltung A_n einschaltet, übernimmt automatisch die Füh­ rung und schaltet den Signalpegel P_S der Auswerteleitung 2 oberhalb des Ansteuerpegels P_A der Eingänge E1 der einzelnen zugesteckten Module M_n, so dass keines dieser weiteren Module M_n die Führung übernehmen kann.

Im Fehlerfall schaltet die Auswerteeinrichtung A_n bei Erken­ nung eines internen Fehlers im entsprechenden Modul M_n den jeweiligen Eingang E1 auf logisch "0". Damit kann dieses Mo­ dul M_n nicht mehr die Führung übernehmen. Wird im Führungs­ modul M₁ ein Fehler erkannt, so wird der Eingang E1 dessen Auswerteschaltung C₁ auf logisch "0" gesetzt. Über den Wider­ stand R1 wird der Transistor T1 gesperrt und damit die Füh­ rung abgegeben. Der Signalpegel P_S auf der Auswerteleitung 2 sinkt unter den Ansteuerpegel P_A am Eingang E1, so dass ein anderes Modul M_n die Führung übernehmen kann.

Claims (11)

1. Verfahren zur Ermittlung von Eigenschaften von in einem Automatisierungssystem (1) gesteckten Modulen (M_n), bei dem ein Führungsmodul (M₁) auf einer allen Modulen (M_n) gemein­ samen Auswerteleitung (2) einen Signalpegel (P_S) erzeugt, der durch jedes weitere, aktivierte Modul (M_n) verändert wird.

2. Verfahren nach Anspruch 1, bei dem der vom Führungsmodul (M₁) auf der Auswerteleitung (2) erzeugte Signalpegel (P_S) die Übernahme der Führung jedes weiteren Moduls (M_n) blo­ ckiert.

3. Verfahren nach Anspruch 1 oder 2, bei dem der Grad der Veränderung des Signalpegels (P_S) auf der Auswerteleitung (2) bei Aktivierung jedes weiteren Moduls (M_n) ermittelt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem sowohl die Anzahl der Module (M_n) als auch deren Rangfolge durch die Höhe des aktuellen Signalpegels (P_S) auf der Auswerteleitung (2) bestimmt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem das Führungsmodul (M₁) ein Führungssignal (F) generiert.

6. Verfahren nach Anspruch 5, bei dem der vom Führungsmodul (M₁) auf der Auswerteleitung (2) erzeugte Signalpegel (P_S) größer ist als ein zur Generierung des Führungssignals (F) erforderlicher Ansteuerpegel (P_A) jedes Moduls (M_n).

7. Vorrichtung zur Ermittlung von Eigenschaften von in einem Automatisierungssystem (1) gesteckten Modulen (M_n), mit einer der Anzahl der Module (M_n) entsprechenden Anzahl von Aus­ werteschaltungen (C_n), die über eine allen Modulen (M_n) ge­ meinsame Auswerteleitung (2) miteinander verbunden sind, wobei infolge der Aktivierung eines Führungsmoduls (M₁) dessen Auswerteschaltung (C₁) auf der Auswerteleitung (2) einen Signalpegel (P_S) erzeugt, den die Auswerteschaltung (C_n) jedes weiteren, aktivierten Moduls (M_n) verändert.

8. Vorrichtung nach Anspruch 7, bei der jede einen Schalt­ eingang (E1) und einen Betriebsspannungseingang (E2) sowie einen Ausgang (A1) aufweisende Auswerteschaltung (C_n) einen ausgangsseitig zwischen den Betriebsspannungseingang (E2) und den Ausgang (A1) geschalteten ersten, elektronischen Schalter (T1) umfasst, an dessen Steuereingang (S₁) ein infolge der Aktivierung des entsprechenden Moduls (M_n) am Schalteingang (E1) generiertes Steuersignal (S₁) geführt ist, dessen An­ steuerpegel (P_A) kleiner ist als der Signalpegel (P_S) auf der Auswerteleitung (2).

9. Vorrichtung nach Anspruch 8, bei der jede Auswerteschal­ tung (C_n) einen ausgangsseitig zwischen den Betriebsspan­ nungseingang (E2) und den Steuereingang (S₁) des ersten elek­ tronischen Schalters (T1) geschalteten zweiten, elektronischen Schalter (T2) aufweist, dessen Steuereingang (S₂) über einen Spannungsteiler (R3) mit dem Betriebsspannungseingang (E2) und über den ersten elektronischen Schalter (T1) mit dem Aus­ gang (A1) der Auswerteschaltung (C_n) verbunden ist.

10. Vorrichtung nach einem der Ansprüche 7 bis 9, bei der jede Auswerteschaltung (C_n) einen ersten Signalabgriff (4) für den Signalpegel (P_S) auf der Auswerteleitung (2) auf­ weist.

11. Vorrichtung nach einem der Ansprüche 7 bis 10, bei der jede Auswerteschaltung (C_n) einen zweiten Signalabgriff (6) für ein Führungssignal (F) aufweist, das die Übernahme der Führung durch das Führungsmodul (M₁) anzeigt.