DE10066341B4

DE10066341B4 - Taktschaltanordnung für Hot-Plug-Funktion

Info

Publication number: DE10066341B4
Application number: DE10066341A
Authority: DE
Inventors: Masato Kawasaki Mitsuhashi; Yoshiyuki Kawasaki Shirai
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Socionext Inc
Priority date: 2000-01-28
Filing date: 2000-12-18
Publication date: 2009-08-27
Anticipated expiration: 2020-12-19
Also published as: US7237053B1; KR100689724B1; KR20010077915A

Abstract

Taktschaltanordnung, die zwischen asynchronen ersten und zweiten Takten (X'tal, PLL) umschaltet und umfaßt:
einen Verbinder (32) zum Verbinden eines Schnittstellenkabels (20), das eine Hot-Plug-Funktion hat, und zum Erzeugen eines Schnittstellenunterbrechungssignals (Select), das einer Unterbrechung oder Verbindung des Schnittstellenkabels entspricht;
eine erste Flipflop-Gruppe (43), die eine erste Zahl von Flipflops (F/F(1), F/F(2)) hat, die so verbunden sind, daß das Schnittstellentrennsignal (CLKSEL) durch die erste Zahl von Flipflops als Reaktion auf einen ersten Takt (X'tal) übertragen wird, wobei das Flipflop der letzten Stufe (F/F(2)) der ersten Flipflop-Gruppe derselben ein erstes Selektionssignal (S1 = H) ausgibt, wenn die Kabelschnittstelle unterbrochen ist, das Flipflop der letzten Stufe (F/F(2)) derselben ein erstes Nichtselektionssignal (S1 = L) ausgibt, wenn die Kabelschnittstelle verbunden ist, welche erste Flipflop-Gruppe den ersten Takt (X'tal) als Reaktion auf das erste Selektionssignal (S1 = H) ausgibt und die Ausgabe des ersten Taktes (X'tal) als Reaktion auf das erste Nichtselektionssignal (S1...

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Diese Erfindung betrifft eine Taktschaltanordnung zum Umschalten des internen Taktes für eine Schnittstelle mit einer Hot-Plug-Funktion wie zum Beispiel IEEE1394 oder USB, und im besonderen eine Taktschaltanordnung, die das Auftreten von Hasards während des Umschaltens verhindert, das Erzeugen eines stabilen Taktes ermöglicht und eine Fehlfunktion der internen Schaltungen verhindert.
Verwandte Technik
Zum technischen Hintergrund wird auf die Druckschrift US5 142 247 A verwiesen, die einen phasenstarren Regelkreis-Taktgenerator offenbart.
Ferner wird auf die Druckschrift JP 06-2 09 309 A verwiesen, die einen asynchronen Takt-Schaltungs-Schaltkreis offenbart.
Moderne Personalcomputer führen die Verbindung mit peripheren Vorrichtungen über eine Schnittstelle aus, die eine Hot-Plug-Funktion hat. Eine Hot-Plug-Funktion ist eine Funktion, die die Verbindung aktiviert, auch wenn ein Schnittstellenkabel verbunden wird, nachdem die Energie für den Computer und die periphere Vorrichtung EINgeschaltet worden ist. Wenn zum Beispiel ein Schnittstellenkabel, das eine Hot-Plug-Funktion hat, mit der zu verbindenden Vorrichtung verbunden wird, nachdem der Personalcomputer angelaufen ist, wird die Verbindung mit jener verbundenen Vorrichtung aktiviert, und wenn das Schnittstellenkabel unterbrochen wird, wird die Verbindung mit der verbundenen Vorrichtung deaktiviert.
Wenn die Verbindung aktiviert wird, werden auch die internen Schaltungen der verbundenen Vorrichtung aktiviert, und spezifizierte Hochgeschwindigkeitsprozesse werden ausgeführt, die durch den Synchronisationstakt gesteuert werden. Nachdem das Kabel unterbrochen worden ist, wird ferner die Verbindung deaktiviert und werden die internen Schaltungen der verbundenen Vorrichtung auch deaktiviert. Interne Schal tungen behalten jedoch weiterhin ein Minimum an Operationen für eine Vorbereitung der späteren Kabelverbindung bei.
Die oben erwähnte IEEE1394-Schnittstelle, die eine Hot-Plug-Funktion hat, hat eine Hochgeschwindigkeitsübertragungsrate von 400 MB/s und ist eine geeignete Schnittstelle zum Übertragen von Bilddaten. Um dieser Schnittstelle zu entsprechen, hat die verbundene Vorrichtung eine PLL-Schaltung, die dem Oszillationstakt des internen Oszillators eine höhere Geschwindigkeit verleiht. Weiterhin wird gewünscht, daß die internen Schaltungen, während die verbundene Vorrichtung aktiviert ist, eine vorbestimmte Operation synchron mit dem schnellen Takt der PLL-Schaltung ausführen und daß die internen Schaltungen, während die verbundene Vorrichtung nicht aktiviert ist, eine minimale Operation synchron mit dem Oszillationstakt des langsamen Oszillators beibehalten.
Deshalb ist es nötig, daß die internen Schaltungen der verbundenen Vorrichtung zwischen dem Hochgeschwindigkeitstakt und dem Niedergeschwindigkeitstakt als Reaktion auf die Verbindung oder Unterbrechung des Schnittstellenkabels umschalten. In diesem Fall ist es erforderlich, zwischen zwei Takten umzuschalten, die zueinander asynchron und phasenverschoben sind. Bei früheren Taktschaltanordnungen ist es nicht möglich, das Auftreten von Hasards beim Umschalten hinreichend zu verhindern.
1 ist ein Schaltungsdiagramm einer früheren Taktschaltanordnung. Diese Taktschaltanordnung ist so, wie sie in dem japanischen offengelegten Patent Nr. H01-6209309 offenbart wurde, und wird zum Umschalten von asynchronen Takten in Kommunikationsvorrichtungen verwendet. Bei der Schaltanordnung von 1 wird das Umschalten durch ein Selektionssignal 'Select' ausgeführt, welches zwischen dem Ausgabetakt X'tal eines Quarzoszillators oder dem Ausgabetakt PLL einer PLL-Schaltung selektiert. Um Hasards zu verhindern, die die Ursache einer Fehlfunktion sind, wenn zwischen den asynchronen Takten X'tal und PLL umgeschaltet wird, umfaßt die Seite des Quarzoszillatortaktes Flipflops F/F(1), F/F(2) und ein UND-Gatter AND1, und das Umschalten erfolgt synchron mit dem Takt X'tal, während die PLL-Seite auch Flipflops F/F(3), F/F(4) und ein UND-Gatter AND2 umfaßt, und das Umschalten erfolgt synchron mit dem Takt PLL.
2 ist ein Zeitlagendiagramm der Operation der Taktschaltanordnung, die in 1 gezeigt ist. Das Selektionssignal 'Select' ist der H-Pegel, wenn das Schnittstellenkabel unterbrochen ist, und der L-Pegel, wenn das Schnittstellenkabel verbunden ist. 2 zeigt die Operation, wenn das Schnittstellenkabel von dem verbundenen Zustand in den unterbrochenen Zustand verändert wird, sowie die Operation, wenn es in den verbundenen Zustand zurückkehrt.
Wenn das Selektionssignal 'Select' in dem L-Pegel-Verbindungszustand ist, gibt der Taktausgang COUT der Schaltanordnung, wie in 2 gezeigt, den Hochgeschwindigkeitstakt PLL der PLL-Schaltung aus. Wenn zu jenem Zeitpunkt das Kabel unterbrochen wird und das Selektionssignal 'Select' den H-Pegel erreicht, empfängt dann das Flipflop F/F(1) als Reaktion auf das Abfallen des Taktes X'tal zu der Zeit t1 den H-Pegel des Selektionssignals 'Select'. Dann empfangen die Flipflops F/F(3), (4) zu der Zeit t2 als Reaktion auf das Abfallen des Taktes PLL das invertierte Signal (L-Pegel) des Selektionssignals 'Select'. Auf diese Weise unterdrückt das UND-Gatter AND2 die Ausgabe des Taktes PLL, und die Taktausgabe COUT stoppt. Als Reaktion auf das Abfallen des Taktes X'tal zu der Zeit t3 überträgt ferner das Flipflop F/F(2) das Selektionssignal 'Select', und das UND-Gatter AND1 läßt den Takt X'tal hindurch. Als Resultat wird die Taktausgabe COUT auf den Quarzoszillatortakt X'tal geschaltet.
Als Reaktion auf das Selektionssignal 'Select', das so wie oben beschrieben umgeschaltet wird, wird der deaktivierte Takt durch eine Taktoperation unterbrochen und wird der aktivierte Takt durch 2 Taktoperationen aktiviert, und deshalb wird das Auftreten von Hasards während des Umschaltens verhindert. Ferner wird der aktivierte Takt synchron mit jener Taktphase aktiviert, so daß kein Hasard auftritt, der eine Fehlfunktion verursacht.
3 ist ein anderes Operationszeitlagendiagramm der Taktschaltanordnung von 1. In diesem Fall kann der Takt PLL im Vergleich zu dem Takt X'tal mit sehr hoher Geschwindigkeit arbeiten. Bei diesem Beispiel beträgt die Frequenz des Taktes PLL das Zweifache der Frequenz des Quarztaktes X'tal. Der H-Pegel des Selektionssignals 'Select' wird durch die Flipflops F/F(3), (4) zu der Zeit t11 empfangen, wodurch die Ausgabe des Hochgeschwindigkeitstaktes PLL unterdrückt wird, und zu der Zeit t12 wird der H-Pegel des Selektionssignals 'Select' durch das Flipflop F/F(1) empfangen, und bei der abfallenden Flanke des Quarztaktes X'tal zu der Zeit t13 wird die Ausgabe des Flipflops F/F(1) durch das Flipflop F/F(2) der nächsten Stufe empfangen, und das UND-Gatter AND1 wird geöffnet, und der langsame Quarztakt X'tal wird an die Taktausgabe COUT ausgegeben.
Wenn das Schnittstellenkabel verbunden wird, erreicht das Selektionssignal 'Select' den L-Pegel. Dieser Zustand wird durch das Flipflop F/F(3) zu der Zeit t14 empfangen und dann bei der nächsten abfallenden Flanke zu der Zeit t15 durch das Flipflop F/F(4) der nächsten Stufe empfangen. Da jedoch der Quarztakt X'tal, wie oben beschrieben, die Hälfte der Frequenz des Hochgeschwindigkeitsflipflops PLL oder weniger hat, empfangen zu der Zeit t16 nach der Zeit t15 die Flipflops F/F(1), (2) das L-Pegel-Selektionssignal 'Select', wenn der Takt X'tal zum ersten Mal abfällt, und die Ausgabe des langsamen Quarztaktes X'tal wird unterdrückt. Bei dem Umschalten innerhalb des Kreises in der Figur kann jedoch bei dem Ausgangstakt COUT ein Hasard auftreten.
Die IEEE1394-Schnittstelle arbeitet mit 400 MB/s und ist eine Schnittstelle mit sehr hoher Geschwindigkeit, so daß es möglich ist, daß die Beziehung zwischen dem Takt der PLL-Schaltung und dem Quarztakt so wird, wie es in 3 gezeigt ist. In jenem Fall besteht bei der früheren Taktschaltanordnung von 1 die Möglichkeit, daß eine Fehlfunktion bei den logischen Schaltungen in den späteren Stufen auftritt, denen der Ausgabetakt COUT zugeführt wird.
Wenn das Schnittstellenkabel verbunden wird, wird des weiteren der Takt von dem langsamen Quarztakt auf den Hochgeschwindigkeits-PLL-Takt umgeschaltet, wenn jedoch die PLL-Schaltung, die ihre Operation beginnt, nachdem umgeschaltet wurde, nach dem Umschalten instabil ist, wird dann den Schaltungen der späteren Stufen ein instabiler Takt zugeführt, und eine Fehlfunktion tritt auf.
ZUSAMMENFASSUNG DER ERFINDUNG
Das Ziel dieser Erfindung ist es, eine Taktschaltanordnung vorzusehen, die asynchrone Takte, die eine große Frequenzdifferenz aufweisen, korrekt umschalten kann, wenn ein Schnittstellenkabel mit einer Hot-Plug-Funktion unterbrochen oder verbunden wird.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 erfüllt.
Eine Weiterbildung wird im Unteranspruch beschrieben.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Schaltungsdiagramm einer früheren Taktschaltanordnung nach Stand der Technik.
2 ist ein Zeitlagendiagramm der Operation der Taktschaltanordnung von 1.
3 ist ein anderes Zeitlagendiagramm der Operation der Taktschaltanordnung von 1.
4 ist eine Zeichnung, die das Schnittstellenkabel und die verbundene Vorrichtung zeigt, auf die eine Ausführungsform der Erfindung angewendet wird.
5 ist ein Schaltungsdiagramm einer Taktschaltanordnung einer Ausführungsform der Erfindung.
6 ist ein Zeitlagendiagramm der Operation von 5, wenn das Schnittstellenkabel von dem verbundenen Zustand in den unterbrochenen Zustand verändert wird.
7 ist ein Zeitlagendiagramm der Operation von 5, wenn das Schnittstellenkabel von dem unterbrochenen Zustand in den verbundenen Zustand verändert wird.
8 ist ein Schaltungsdiagramm einer Taktschaltanordnung einer zweiten Ausführungsform der Erfindung.
9 ist eine Zeichnung, die die Beziehung zwischen dem Schnittstellenkabel und der verbundenen Vorrichtung in einer zweiten Ausführungsform der Erfindung zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die bevorzugten Ausführungsformen der Erfindung werden unter Bezugnahme auf die Zeichnungen erläutert. Der technische Schutzumfang der Erfindung ist jedoch nicht auf die hier beschriebenen Ausführungsformen begrenzt.
4 zeigt das Schnittstellenkabel und die verbundene Vorrichtung, worauf die Ausführungsformen der Erfindung angewendet werden. Das Schnittstellenkabel 20 ist eine Schnittstelle mit einer Hot-Plug-Funktion wie zum Beispiel IEEE1394 und USB. Die verbundene Vorrichtung 30, mit der das Schnittstellenkabel 20 verbunden wird oder von der es getrennt wird, hat einen Steckverbinder 32, mit dem das Kabel verbunden wird. Zusätzlich ist eine LSI-Vorrichtung 34 innerhalb der verbundenen Vorrichtung 30 zum Verarbeiten der Datensignale vorhanden, die von dem Schnittstellenkabel 20 zugeführt werden.
Diese LSI-Vorrichtung 34 umfaßt einen Pull-up-Widerstand R zum Erzeugen eines Unterbrechungssignals 'Select', um anzugeben, ob das Schnittstellenkabel verbunden oder unterbrochen ist. Ein Ende des Pull-up-Widerstandes R ist mit der Energiezufuhr Vcc verbunden, und das andere Ende ist mit einem Anschluß des Kabels verbunden. Die Signalleitung auf der Kabelseite, die ihm entspricht, ist mit der Erde GND verbunden, und wenn das Schnittstellenkabel 20 verbunden ist, ist das Unterbrechungssignal 'Select' der L-Pegel, und wenn das Schnittstellenkabel 20 unterbrochen ist, ist das Unterbrechungssignal 'Select' der H-Pegel. Dieses Unterbrechungssignal 'Select' wird der Taktschaltanordnung 36 zugeführt.
In der verbundenen Vorrichtung 30 ist ein Quarzoszillator 33 zum Erzeugen eines langsamen Quarztaktes (erster Takt) X'tal vorhanden, und jener erste Takt X'tal wird der Taktschaltanordnung 36 und der PLL-Schaltung 38 zugeführt. Die PLL-Schaltung 38 erzeugt einen schnellen zweiten Takt PLL, während sie aktiviert ist, auf der Basis des ersten Taktes X'tal.
Die Taktschaltanordnung 36 selektiert entweder den Quarztakt X'tal oder den Takt PLL der PLL-Schaltung gemäß dem Unterbrechungssignal 'Select' für das Schnittstellenkabel und führt ihn den Schaltungen 40, 42 in der späteren Stufe als Ausgabetakt COUT zu. Die Schaltungen der späteren Stufe sind zum Beispiel ein FIFO-Puffer 40, der Daten, die von dem Schnittstellenkabel 20 zugeführt werden, der späteren Stufe zuführt, und eine Logikschaltung 42, die die zugeführten Daten verarbeitet, und diese Schaltungen arbeiten unter Verwendung des Taktes COUT, der von der Taktschaltanordnung 36 als Operationstakt zugeführt wird.
5 ist ein Schaltungsdiagramm einer Taktschaltanordnung einer Ausführungsform der Erfindung. 6 und 7 sind Zeitlagendiagramme der Operation, wenn das Schnittstellenkabel von dem verbundenen Zustand in den unterbrochenen Zustand bzw. von dem unterbrochenen Zustand in den verbundenen Zustand verändert wird.
Die in 5 gezeigte Taktschaltanordnung 36 umfaßt eine erste Flipflop-Gruppe 43, die den langsamen Quarztakt X'tal selektiert oder nicht selektiert, eine zweite Flipflop-Gruppe 45, die den schnellen Takt PLL selektiert oder nicht selektiert, und einen Zähler 44, der eine festgelegte Zeitdauer zählt, nachdem das Schnittstellenkabel verbunden ist, bis die PLL-Schaltung stabil wird. Der Einfachheit halber ist die PLL-Schaltung 38 auch in 5 gezeigt.
Ähnlich wie nach Stand der Technik umfaßt die erste Flipflop-Gruppe 43 zweistufige Flipflops F/F(1), (2), und zwischen den Flipflops ist ein UND-Gatter 12 angeordnet.
Weiterhin umfaßt die erste Flipflop-Gruppe 43 ein UND-Gatter AND1, welches den ersten Takt X'tal gemäß der Ausgabe S1 des Flipflops der letzten Stufe F/F(2) hindurchläßt oder stoppt. Die zweistufigen Flipflops F/F(1), (2) empfangen das interne Unterbrechungssignal mit H-Pegel CLKSEL als Reaktion auf die abfallende Flanke des ersten Taktes X'tal, wenn das Schnittstellenkabel unterbrochen ist, und das Flipflop der letzten Stufe F/F(2) gibt ein erstes Selektionssignal (H-Pegel) S1 als Reaktion auf die nächste abfallende Flanke aus. Als Reaktion auf dieses erste Selektionssignal S1 läßt das UND-Gatter AND1 den ersten Takt X'tal hindurch.
Wenn das Schnittstellenkabel verbunden ist, empfängt das Flipflop der letzten Stufe F/F(2) ein internes Unterbrechungssignal mit L-Pegel CLKSEL durch das UND-Gatter 12 und gibt ein erstes Nichtselektionssignal (L-Pegel) S1 aus. Als Reaktion auf dieses erste Nichtselektionssignal S1 verhindert das UND-Gatter AND1, daß der erste Takt X'tal hindurchtritt.
Die erste Flipflop-Gruppe 43 erzeugt, wie oben beschrieben, das erste Selektionssignal S1 durch eine größere Anzahl, z. B. 2, von Flanken des ersten Taktes, wenn das Schnittstellenkabel unterbrochen ist, und erzeugt das erste Nichtselektionssignal S1 durch die geringere Anzahl von Flanken des ersten Taktes, wenn das Schnittstellenkabel verbunden ist. Diese erste Flipflop-Gruppe 43 ist jedoch nicht unbedingt auf zwei Flipflops begrenzt.
Eine zweite Flipflop-Gruppe 45 umfaßt mehr Flipflop-Stufen F/F als die erste Flipflop-Gruppe 43. Diese Differenz der Anzahl von Stufen wird gemäß der Differenz der Frequenzen des ersten Taktes X'tal und des zweiten Taktes PLL festgelegt. Bei dem in 5 gezeigten Beispiel umfaßt die zweite Flipflop-Gruppe 45 2N Stufen von Flipflops F/F(1a)(1b) bis F/F(Na)(Nb). Zusätzlich umfaßt sie UND-Gatter 181 bis 18N zwischen den Flipflops, und das UND- Gatter AND2 läßt den zweiten Takt PLL gemäß der Ausgabe S2 des Flipflops der letzten Stufe F/F(Nb) hindurch oder nicht.
Das interne Unterbrechungssignal CLKSEL wird durch das Flipflop F/F(1a) durch einen Inverter 15 empfangen. Wenn das Schnittstellenkabel unterbrochen ist, wird ferner das invertierte Signal (L-Pegel) des internen Unterbrechungssignals CLKSEL durch das Flipflop der letzten Stufe F/F(Nb) durch das UND-Gatter 18N empfangen, und durch ein zweites Nichtselektionssignal S2 verhindert das UND-Gatter AND2, daß der zweite Takt PLL hindurchtritt. Wenn andererseits das Schnittstellenkabel verbunden ist, wird das invertierte Signal (H-Pegel) des internen Unterbrechungssignals CLKSEL durch das Flipflop der ersten Stufe F/F(1a) empfangen, und als Reaktion auf die abfallende Flanke des Taktes PLL wird es zu der jeweilig nächsten Stufe übertragen. Ferner gibt das Flipflop der letzten Stufe F/F(Nb) nach der abfallenden Flanke des 2N-ten Taktes PLL ein zweites Selektionssignal S2 (H-Pegel) aus, und das UND-Gatter AND2 läßt den zweiten Takt PLL hindurch.
Wenn das Schnittstellenkabel verbunden ist, gelangt das Unterbrechungssignal 'Select' auf den L-Pegel, und die PLL-Schaltung 38 wird aktiviert, und der Zähler 44 beginnt mit dem Zählen der ansteigenden Flanken des Quarztaktes X'tal. Und nach einer festgelegten Anzahl setzt er die Ausgabe CO auf den H-Pegel und das interne Verbindungssignal CLKSEL auf den H-Pegel. Zu jener Zeit gibt die PLL-Schaltung den beständigen schnellen zweiten Takt PLL aus. Wenn andererseits die Schnittstelle unterbrochen ist, gelangt das Unterbrechungssignal 'Select' auf den H-Pegel, wird die PLL-Schaltung deaktiviert und stoppt die Erzeugung des zweiten Taktes PLL. Ferner wird der Zähler 44 durch ein NOR-Gatter 46 voreingestellt, und die Ausgabe CO sowie das interne Unterbrechungssignal CLKSEL erreichen den H-Pegel.
Wenn das Schnittstellenkabel verbunden ist, wird die PLL-Schaltung 38 aktiviert, wie oben beschrieben, und der Zähler 44 zählt, bis die PLL-Schaltung stabil wird. Und nachdem sie stabil geworden ist, erreicht das interne Unterbrechungssignal CLKSEL einen L-Pegel-Verbindungszustand. Wenn das Schnittstellenkabel unterbrochen ist, erreicht das interne Unterbrechungssignal CLKSEL sofort einen H-Pegel-Verbindungszustand, und die PLL-Schaltung wird als Reaktion auf die abfallende Flanke des ersten Taktes X'tal deaktiviert.
Die Operation, wenn das Schnittstellenkabel von dem verbundenen Zustand in den unterbrochenen Zustand verändert wird, wird unter Verwendung von 6 erläutert. Zu der Zeit t21 wird das Schnittstellenkabel von dem verbundenen Zustand in den unterbrochenen Zustand verändert. Wenn dies geschieht, verändert sich das Verbindungssignal 'Select' auf den H-Pegel. Als Reaktion darauf erreicht das interne Unterbrechungssignal CLKSEL den H-Pegel. Zusammen mit dieser Veränderung gibt das Flipflop der letzten Stufe F/F(Nb) das zweite Nichtselektionssignal mit L-Pegel S2 als Reaktion auf die abfallende Flanke des zweiten Taktes PLL zu der Zeit t22 aus, und das UND-Gatter AND2 unterdrückt die Ausgabe des zweiten Taktes PLL.
Als Reaktion auf die abfallende Flanke des ersten Taktes X'tal zu der Zeit t23 empfängt das Flipflop der ersten Stufe F/F(1) das interne Unterbrechungssignal mit H-Pegel CLKSEL, und als Reaktion auf die nächste abfallende Flanke des ersten Taktes zu der Zeit t24 empfängt das Flipflop der letzten Stufe F/F(2) das interne Unterbrechungssignal CLKSEL, und das erste Selektionssignal S1 wird auf den H-Pegel gesetzt. Wenn dies geschieht, passiert der erste Takt X'tal das UND-Gatter AND1, und die Taktausgabe COUT gibt den ersten Takt aus. Ferner gelangt die Ausgabe des UND-Gatters 50 als Reaktion auf das erste Selektionssignal mit H-Pegel S1 auf den H-Pegel, und die PLL-Schaltung 38 wird in den deaktivierten Zustand versetzt und stoppt.
Als nächstes wird unter Verwendung von 7 die Operation erläutert, wenn das Schnittstellenkabel von dem unterbrochenen Zustand in den verbundenen Zustand verändert wird. Wenn das Schnittstellenkabel zu der Zeit t31 in den verbundenen Zustand verändert wird, erreicht das Unterbrechungssignal 'Select' den L-Pegel. Auf Grund dieses L-Pegels verändert sich der Zähler 44 von dem voreingestellten Zustand auf den Zählzustand und beginnt dann mit dem Zählen des ersten Taktes X'tal. Die ansteigenden Flanken des ersten Taktes X'tal werden gezählt, und zu der Zeit t32 gibt der Zähler 44 die Ausgabe CO mit L-Pegel aus. Wenn dies geschieht, wird das interne Unterbrechungssignal CLKSEL auf den L-Pegel-Verbindungszustand gesetzt. Ferner wird die PLL-Schaltung 38 durch den L-Pegel des Unterbrechungssignals 'Select' aktiviert (kein Bereitschaftszustand mit geringer Leistungsaufnahme), und die Erzeugung des zweiten Taktes PLL beginnt. Mit anderen Worten, der schnelle zweite Takt PLL wird auf der Basis des Quarztaktes X'tal erzeugt.
Wenn das interne Verbindungssignal CLKSEL den L-Pegel erreicht, wird jenes invertierte Signal durch das Flipflop der ersten Stufe F/F(1a) als Reaktion auf die abfallende Flanke des zweiten Taktes PLL zu der Zeit t33 empfangen. Als Reaktion auf die abfallende Flanke zu der Zeit t34 wird das Signal ferner zu dem Flipflop der zweiten Stufe (1b) übertragen, als Reaktion auf die abfallende Flanke zu der Zeit t36 wird das Signal zu dem Flipflop der letzten Stufe F/F(Nb) übertragen, und das zweite Selektionssignal S2 (H-Pegel) wird ausgegeben.
Bevor das Flipflop der letzten Stufe das zweite Selektionssignal S2 ausgibt, empfangen die Flipflops der ersten Stufe und der zweiten Stufe F/F(1), (2) das interne Verbindungssignal CLKSEL als Reaktion auf die abfallende Flanke des ersten Taktes X'tal und geben das erste Nichtselektionssignal S1 (L-Pegel) aus, und die Ausgabe des ersten Taktes X'tal wird verhindert. Nach einer spezifizierten toten Zone passiert ferner der zweite Takt PLL das UND-Gatter AND2 zu der Zeit t36 und wird als Ausgabetakt COUT ausgegeben.
Wenn das Schnittstellenkabel verbunden ist, wie oben beschrieben, wird die PLL-Schaltung, die deaktiviert war, aktiviert, und wenn der zweite Takt PLL, der nach einer festgelegten Zeit stabil geworden ist, ausgegeben wird, wird das interne Unterbrechungssignal CLKSEL auf den Verbindungszustand gesetzt (H-Pegel). Als Reaktion auf dieses interne Unterbrechungssignal CLKSEL stoppt zuerst die erste Flipflop-Gruppe 43 die Ausgabe des ersten Taktes X'tal, und dann startet die zweite Flipflop-Gruppe 45, die mehr Stufen als die erste Gruppe 43 hat, die Ausgabe des schnellen zweiten Taktes PLL. Deshalb kann das Umschalten auf den stabilen zweiten Takt ohne das Auftreten von Hasards erfolgen.
8 ist ein Schaltungsdiagramm der Taktschaltanordnung in einer zweiten Ausführungsform der Erfindung. Es werden dieselben Bezugszeichen wie in 5 verwendet. Die Taktschaltanordnung 36 von 8 unterscheidet sich von der in 5 gezeigten Anordnung darin, daß die Anzahl von Stufen der zweiten Flipflop-Gruppe 45 gemäß den Frequenzselektionssignalen Freq1, 2 verändert werden kann. Um dies zu erreichen, ist in der Taktschaltanordnung 36, die in 8 gezeigt ist, eine Stufenanzahlselektionsschaltung 52 vorhanden.
9 zeigt die Beziehung zwischen dem Schnittstellenkabel und der verbundenen Vorrichtung in der zweiten Ausführungsform der Erfindung. In dieser Ausführungsform ist ein Schalter 21 in dem Schnittstellenkabel 20 enthalten, der der Betriebsfrequenz der Schnittstelle entspricht. In der Ausführungsform, die in 9 gezeigt ist, ist dieser Schalter auf die obere Position gestellt, so daß das Frequenzselektionssignal Freq1 selektiert wird. Zusätzlich selektiert die Selektionsschaltung 52 ein Signal von der größeren Anzahl von Stufen und führt es dem UND-Gatter 18N zu. Die Operation zu jener Zeit ist dieselbe wie bei der ersten Ausführungsform.
Wenn andererseits der Schalter des Schnittstellenkabels 20 auf die untere Position gestellt wird, wird das Frequenzselektionssignal Freq2 selektiert, und die Selektionsschaltung 52 selektiert die Ausgabe des Flipflops der zweiten Stufe F/F(1b) und führt sie dem UND-Gatter 18N zu. Die zweite Flipflop-Gruppe 45 bildet das Flipflop der dritten Stufe, und dessen Operation ist dem Stand der Technik ähnlich, der in 1 gezeigt ist.
Bei dieser zweiten Ausführungsform der Erfindung ist es möglich, die Anzahl von Stufen der zweiten Flipflop-Gruppe gemäß der Differenz der Frequenz zwischen dem ersten Takt X'tal und dem zweiten Takt PLL zu selektieren, und es ist möglich, die tote Zone zu der Zeit des Umschaltens des Taktes auf eine optimale Länge einzustellen.
Durch diese Erfindung ist es möglich, zwischen einem langsamen Takt und einem schnellen Takt als Reaktion auf die Unterbrechung oder Verbindung eines Schnittstellenkabels umzuschalten, ohne daß Hasards auftreten. Wenn das Schnittstellenkabel verbunden ist, wird ferner mit dem Umschalten auf das Erzeugen eines stabilen schnellen Taktes vor dem Umschalten gewartet, so daß es möglich ist, eine Fehlfunktion der Schaltung zu verhindern, die den Takt zuführt.

Claims

Taktschaltanordnung, die zwischen asynchronen ersten und zweiten Takten (X'tal, PLL) umschaltet und umfaßt: einen Verbinder (32) zum Verbinden eines Schnittstellenkabels (20), das eine Hot-Plug-Funktion hat, und zum Erzeugen eines Schnittstellenunterbrechungssignals (Select), das einer Unterbrechung oder Verbindung des Schnittstellenkabels entspricht; eine erste Flipflop-Gruppe (43), die eine erste Zahl von Flipflops (F/F(1), F/F(2)) hat, die so verbunden sind, daß das Schnittstellentrennsignal (CLKSEL) durch die erste Zahl von Flipflops als Reaktion auf einen ersten Takt (X'tal) übertragen wird, wobei das Flipflop der letzten Stufe (F/F(2)) der ersten Flipflop-Gruppe derselben ein erstes Selektionssignal (S1 = H) ausgibt, wenn die Kabelschnittstelle unterbrochen ist, das Flipflop der letzten Stufe (F/F(2)) derselben ein erstes Nichtselektionssignal (S1 = L) ausgibt, wenn die Kabelschnittstelle verbunden ist, welche erste Flipflop-Gruppe den ersten Takt (X'tal) als Reaktion auf das erste Selektionssignal (S1 = H) ausgibt und die Ausgabe des ersten Taktes (X'tal) als Reaktion auf das erste Nichtselektionssignal (S1 = L) unterdrückt; und eine zweite Flipflop-Gruppe (45), die eine zweite Zahl von Flipflops (F/F(1a)(1b)–F/F(Nb)) hat, die so verbunden sind, daß das Schnittstellentrennsignal (CLKSEL) durch die zweite Zahl von Flipflops als Reaktion auf einen zweiten Takt (PLL) übertragen wird, wobei das Flipflop der letzten Stufe (F/F(Nb)) der zweiten Flipflop-Gruppe derselben ein zweites Selektionssignals (S2 = H) ausgibt, wenn die Kabelschnittstelle verbunden ist, das Flipflop der letzten Stufe (F/F(Nb)) derselben ein zweites Nichtselektionssignal (S2 = L) ausgibt, wenn die Kabelschnittstelle unterbrochen ist, welche zweite Flipflop-Gruppe den zweiten Takt (PLL) als Reaktion auf das zweite Selektionssignal (S2 = H) ausgibt und die Ausgabe des zweiten Taktes (PLL) als Reaktion auf das zweite Nichtselektionssignal (S2 = L) unterdrückt; in der der zweite Takt (PLL) schneller als der erste Takt (X'tal) ist und die zweite Anzahl von Flipflops (45) größer als die erste Anzahl von Flipflops (43) ist.
Taktschaltanordnung nach Anspruch 1, ferner mit: einem Zähler (44) zum Starten seines Zählens eines vorbestimmten Zählwertes als Reaktion auf den ersten Takt, wenn das Schnittstellenunterbrechungssignal empfangen wird, das die Verbindung des Schnittstellenkabels angibt, und zum Ausgeben eines internen Unterbrechungssignals, so daß die zweite Flipflop-Gruppe das zweite Selektionssignal ausgibt.