DE10061563B4

DE10061563B4 - Verfahren und Vorrichtung zum Ein- und Ausschalten von Leistungshalbleitern, insbesondere für ein drehzahlvariables Betreiben einer Asynchronmaschine, ein Betreiben einer Zündschaltung für Ottomotoren, sowie Schaltnetzteil

Info

Publication number: DE10061563B4
Application number: DE10061563A
Authority: DE
Inventors: Joachim Prof. Dr.-Ing. Melbert; Christoph Dipl.-Ing. Dörlemann
Original assignee: RUBITEC GESELLSCHAFT fur INNOVATION und TECHNOLOGIE DER RUHR-UNIVERSITAET BOCHUM MBH; Rubitec Gesellschaft fur Innovation & Technologie Ruhr Univ Bochum Mbh; Rubitec Gesellschaft fur Innovation und Technologie Der Ruhr-Universitat Bochum Mbh
Current assignee: Keysight Technologies Singapore Sales Pte Ltd
Priority date: 2000-12-06
Filing date: 2000-12-06
Publication date: 2005-12-08
Anticipated expiration: 2020-12-07
Also published as: WO2002047265A2; DE10061563A1; US7046051B2; WO2002047265A3; US20040085117A1

Abstract

Verfahren zum Ein- und Ausschalten von Leistungshalbleitern (1), bei dem eine über dem Leistungshalbleiter (1) abfallende Spannung (U_CE; U_DS) sowie ein durch den Leistungshalbleiter (1) fließender Strom (I_C; I_D) erfasst und deren zeitliche Verläufe während des Schaltvorganges geregelt werden, wobei die Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) und die Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) zueinander zeitversetzt erfolgen, dadurch gekennzeichnet, dass die beiden Regelkreise zur Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) bzw. zur Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) jeweils eine Korrekturschaltung (NL; 96, 102, 106; 126, 132, 136) umfassen, die die nichtlineare Übertragungscharakteristik des Leistungshalbleiters (1) linearisiert.

Description

Die Erfindung betrifft ein Verfahren sowie eine Vorrichtung zum Ein- und Ausschalten von Leistungshalbleitern gemäß dem Oberbegriff des Anspruchs 1 bzw. gemäß dem Oberbegriff des Anspruchs 51.
Die Erfindung betrifft weiterhin eine Verwendung eines Verfahrens der eingangs genannten Art zum drehzahlvariablen Betreiben einer Asynchronmaschine mit einem Umrichter, der durch Ein- und Ausschalten von Leistungshalbleitern eine frequenzvariable 3-Phasen-Spannung erzeugt.
Die Erfindung betrifft ferner eine Verwendung einer Vorrichtung der eingangs genannten Art als Umrichter für eine drehzahlvariable Asynchronmaschine mit einem Umrichter zum Erzeugen einer frequenzvariablen 3-Phasen-Spannung.
Darüber hinaus betrifft die Erfindung noch die Verwendung eines Verfahrens der eingangs genannten Art zum Betreiben einer Zündschaltung für Ottomotoren sowie eine entsprechende Verwendung einer Vorrichtung der eingangs genannten Art als Zündschaltung oder als Schaltnetzteil oder als Power-Factor-Controller.

Ein Verfahren und eine Vorrichtung der eingangs genannten Art sind aus der US 5 390 070 bekannt. In dieser Druckschrift ist eine getaktete Leistungsendstufe für induktive Lasten beschrieben. Die Endstufe umfasst einen Leistungshalbleiter, bei dem der geschaltete Strom sowie die über dem Leistungshalbleiter abfallende Spannung jeweils erfasst werden. Aus den erfassten Verläufen wird die erste zeitliche Ableitung gebildet, wobei das Stromsignal zusätzlich vor dem Bilden der ersten zeitlichen Ableitung invertiert wird. Die der ersten zeitlichen Ableitung entsprechenden Verläufe werden in einem Summenpunkt dem Steuer-Rechtecksignal für die Steuerelektrode des Leistungshalbleiters überlagert, und der Leistungshalbleiter wird mit diesem überlagerten Signal angesteuert. Auf diese Weise soll erreicht werden, dass die hohen Anstiegs- bzw. Abfallgeschwindigkeiten des Strom- und des Spannungssignals reduziert werden.

In der DE 196 10 895 A1 sind ein Verfahren zur Einschaltregelung eines IGBTs sowie eine Vorrichtung zur Durchführung des Verfahrens beschrieben. Dabei wird zwar im Eingang des IGBTs ein Netzwerk verwendet, das als Stromquelle gezeichnet ist, durch eine Rückkopplung des Ausganges dieses Netzwerkes auf den invertierenden Eingang einer vorgeschalteten Endstufe (Operationsverstärker) wird jedoch das Netzwerk funktional wiederum zur Spannungsquelle. Bei dem bekannten Verfahren wird ebenfalls von vorgegebenen Kennwerten (Kennlinien) des IGBTs ausgegangen und der Kollektor-Strom nicht gemessen. Folglich gilt die beschriebene Regelung wiederum nur für einen Betriebspunkt des IGBTs und trägt ändernden Umgebungs- oder Lastbedingungen nicht Rechnung.

In der DE 691 23 234 T2 ist eine Steuerschaltung für einen zwangskommutierten Leistungstransistor beschrieben. Diese Schaltung entspricht im wesentlichen derjenigen, wie sie in dem weiter oben erwähnten Aufsatz von Rüedi beschrieben ist.

Gemäß der GB 2 318 467 A kann der zeitliche Verlauf des Stromes sowie der Spannung während des Schaltvorgangs eines MOS-Leistungshalbleiters über einen offenen Steuerkreis oder einen geschlossenen Regelkreis unabhängig voneinander beeinflusst werden.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung der eingangs genannten Art dahingehend weiterzubilden, dass insbesondere durch eine differenzierte Regelung der zeitlichen Verläufe der Kollektor-Emitter-Spannung dU_ce/dt und des Kollektor-Stroms dI_C/dt erreicht werden soll, dass das gewünschte Schaltverhalten des IGBT mit Bauelementen der geringstmöglichen Leistungsklasse und damit der geringsmöglichen Kosten möglich wird. Weiterhin soll die elektromagnetische Störstrahlung auf ein Minimum begrenzt werden. Darüber hinaus soll die Überspannung beim Ausschaltvorgang auf ein Minimum reduziert werden, so dass man den zulässigen Spannungsbereich des Leistungstransistors weiter ausschöpfen kann. Schließlich soll insgesamt die Schaltverlustleistung erheblich kleiner als bei herkömmlichen Lösungen sein. Es soll ferner möglich sein, die Schaltung in einer monolithischen Bauweise zu integrieren. Schließlich soll die Stabilität der Regelschaltung erhöht werden.

Diese Aufgabe wird erfindungsgemäß bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass die beiden Regelkreise zur Regelung des zeitlichen Verlaufs der Spannung bzw. zur Regelung des zeitlichen Verlaufs des Stroms jeweils eine Korrekturschaltung umfassen, die die nichtlineare Übertragungscharakteristik des Leistungshalbleiters linearisiert.

Auch bei einer Vorrichtung der eingangs genannten Art wird die Aufgabe erfindungsgemäß dadurch gelöst, dass die beiden Regelkreise zur Regelung des zeitlichen Verlaufs der Spannung bzw. zur Regelung des zeitlichen Verlaufs des Stroms jeweils eine Korrekturschaltung umfassen, die die nichtlineare Übertragungscharakteristik des Leistungshalbleiters linearisiert.

Weiterhin wird die der Erfindung zugrunde liegende Aufgabe durch die Verwendung des erfindungsgemäßen Verfahrens zum drehzahlvariablen Betreiben einer Asynchronmaschine mit einem Umrichter, der durch Ein- und Ausschalten von Leistungshalbleitern eine frequenzvariable 3-Phasen-Spannung erzeugt, gelöst.

Entsprechendes gilt für die Verwendung der erfindungsgemäßen Vorrichtung als Umrichter für eine drehzahlvariable Asynchronmaschine mit einem Umrichter zum Erzeugen einer frequenzvariablen 3-Phasen-Spannung für eine Verwendung einer Vorrichtung der eingangs genannten Art als Zündschaltung für Ottomotoren, bei denen die Zündschaltung durch Ein- und Ausschalten von Leistungshalbleitern aus einer Eingangs-Gleichspannung eine Ausgangs-Pulsspannung zur Zündung erzeugt wird sowie schließlich für die Verwendung einer Vorrichtung der eingangs genannten Art als Schaltnetzteil oder als Power-Factor-Controller, wobei jeweils durch Ein- und Ausschalten von Leistungshalbleitern aus einer Eingangs-Gleichspannung eine Ausgangs-Gleichspannung erzeugt wird.

Die der Erfindung zugrunde liegenden Aufgaben werden damit vollkommen gelöst.

Erfindungsgemäß werden nämlich die zeitlichen Verläufe dU_CE/dt und dI_C/dt unabhängig voneinander geregelt. Eine Ablaufsteuerung kontrolliert den kompletten Ein- und Ausschaltvorgang und gewährleistet jederzeit (auch im Störfall, wie z. B. bei einer Kurzschlussabschaltung), dass die beiden Regelungen nur während der erforderlichen Zeitabschnitte innerhalb der zeitlichen Verläufe aktiv sind und sich gegenseitig nicht beeinflussen.

Die geregelte Ansteuerung des Leistungshalbleiters erreicht damit das gewünschte EMV-Verhalten ebenso wie den gewünschten Isolationsschutz. Versuche haben gezeigt, dass die Überspannung beim Ausschaltvorgang sich je nach eingestellter Stromsteilheit dI/dt bis auf wenige Prozente reduzieren lässt, so dass man, wie bereits erwähnt, den zulässigen Spannungsbereich des Leistungstransistors weiter ausschöpfen kann. Weiterhin hat sich bestätigt, dass die Schaltverlustleistung erheblich kleiner als bei bekannten Lösungen ausfällt, bei denen die gleiche Grenzsteilheit eingestellt wurde.

Im Rahmen der vorliegenden Erfindung ist es besonders bevorzugt, wenn als Leistungshalbleiter ein Transistor, insbesondere ein Insulated Gate Bipolar Transistor (IGBT) verwendet wird. In diesem Falle ist die Eingangsspannung die Gate-Emitter-Spannung U_GE, die Ausgangsspannung ist die Kollektor-Emitter-Spannung U_CE, und der Ausgangsstrom ist der Kollektorstrom I_C.

In diesem Falle ist bevorzugt, wenn als Spannung die Kollektor-Emitter-Spannung U_CE des Transistors und als Strom der Kollektor-Strom I_C des Transistors herangezogen wird.

Alternativ kann als Leistungshalbleiter auch ein MOS-FET-Leistungstransistor verwendet werden. In diesem Falle ist die Eingangsspannung die Gate-Source-Spannung U_GS, die Ausgangsspannung ist die Drain-Source-Spannung U_DS und der Ausgangsstrom ist der Drain-Strom I_D.

In entsprechender Weise wird dann vorzugsweise als Spannung die Drain-Source-Spannung U_DS und als Strom der Drain-Strom I_D des MOS-FETs herangezogen.

Wenn im Rahmen der vorliegenden Erfindung von einem "zeitlichen Verlauf" einer Spannung oder eines Stroms die Rede ist, so wird erfindungsgemäß darunter bevorzugt die erste zeitliche Ableitung des Spannungs- bzw. Stromverlaufs verstanden. Dies ist jedoch nicht einschränkend zu verstehen. Vielmehr ist es erfindungsgemäß ebenso möglich, aus den Verläufen von Spannung und Strom andere Größen abzuleiten, bspw. die zweite zeitliche Ableitung, das Integral, oder dergleichen mehr.

Zur Steuerung des zeitlichen Ablaufs beim Ein- und Ausschalten des Leistungstransistors ist besonders bevorzugt, wenn beim Einschalten des Leistungshalbleiters zunächst der zeitliche Verlauf des Stroms und dann der zeitliche Verlauf der Spannung geregelt werden.

In entsprechender Weise ist bevorzugt, wenn beim Ausschalten des Leistungshalbleiters zunächst der zeitliche Verlauf der Spannung und dann der zeitliche Verlauf des Stroms geregelt werden.

Diese Vorgehensweisen tragen der Tatsache Rechnung, daß sich die genannten Größen für den Wert der Spannung bzw. des Stroms während der genannten Zeitspannen signifikant ändern und daher einer separaten Regelung besonders gut zugänglich sind.

Erfindungsgemäß sind verschiedene Kriterien entwickelt worden, um im Falle des Einschaltens des Leistungshalbleiters von der Regelung des zeitlichen Verlaufs des Stroms auf die Regelung des zeitlichen Verlaufs der Spannung zu wechseln bzw. im Falle des Ausschaltens des Leistungshalbleiters von der Regelung des zeitlichen Verlaufs der Spannung auf die Regelung des zeitlichen Verlaufs des Stroms zu wechseln. Diese Kriterien können alternativ oder kumulativ verwendet werden.

Im Falle des Einschaltens des Leistungstransistors sind diese Kriterien die folgenden:

a) Erreichen eines Maximalwertes des Stroms;
b) Abfall des zeitlichen Verlaufs des Stroms um einen vorbestimmten Betrag;
c) Abfall der Spannung um einen vorbestimmten Betrag;
d) Abfall des zeitlichen Verlaufs der Spannung um einen vorbestimmten Betrag, insbesondere dann, wenn die erste zeitliche Ableitung der Kollektor-Emitter-Spannung einen vorbestimmten negativen Grenzwert unterschreitet oder der Betrag der ersten zeitlichen Ableitung der Kollektor-Emitter-Spannung einen vorbestimmten positiven Grenzwert überschreitet;
e) Erreichen eines vorbestimmten Wertes der Gate-Emitter-Spannung eines als Leistungshalbleiter verwendeten IGBTs;
f) Abfall des zeitlichen Verlaufs der Gate-Emitter-Spannung eines als Leistungshalbleiter verwendeten IGBTs um einen vorbestimmten Betrag;
g) Erreichen eines vorbestimmten Wertes der Gate-Source-Spannung eines als Leistungshalbleiter verwendeten MOS-FETs;
h) Abfall des zeitlichen Verlaufs der Gate-Source-Spannung eines als Leistungshalbleiter verwendeten MOS-FETs um einen vorbestimmten Betrag.

Im Falle des Ausschaltens des Leistungstransistors sind diese Kriterien die folgenden:

a) Erreichen eines vorgegebenen Wertes der Spannung;
b) Abfall des zeitlichen Verlaufs der Spannung um einen vorbestimmten Betrag;
c) Abfall des Stroms um einen vorbestimmten Betrag;
d) Abfall des Betrages des zeitlichen Verlaufes des Stroms, insbesondere dann, wenn die erste zeitliche Ableitung der Kollektor-Emitter-Spannung einen vorbestimmten negativen Grenzwert unterschreitet oder der Betrag der ersten zeitlichen Ableitung der Kollektor-Emitter-Spannung einen vorbestimmten positiven Grenzwert überschreitet, um einen vorbestimmten Betrag;
e) Erreichen eines vorbestimmten Wertes der Gate-Emitter-Spannung eines als Leistungshalbleiter verwendeten IGBTs;
f) dann, wenn die erste zeitliche Ableitung der Gate-Emitter-Spannung eines als Leistungshalbleiter verwendeten IGBTs zunächst mit negativem Wert, dann mit deutlich kleinerem Betrag verläuft und schließlich einen vorbestimmten Wert unterschreitet, der Zeitpunkt dieses Unterschreitens;
g) Erreichen eines vorbestimmten Wertes der Gate-Source-Spannung eines als Leistungshalbleiter verwendeten MOS-FETs;
h) dann, wenn die erste zeitliche Ableitung der Gate-Source-Spannung eines als Leistungshalbleiter verwendeten MOS-FETs zunächst mit negativem Wert, dann mit deutlich kleinerem Betrag verläuft und schließlich einen vorbestimmten Wert unterschreitet, der Zeitpunkt dieses Unterschreitens.

All diese Maßnahmen und Kriterien haben den Vorteil, daß eine sichere Erkennung der Umschaltzeitpunkte möglich ist, zu denen von der Regelung des einen Parameters auf die Regelung des jeweils anderen Parameters gewechselt wird.

Bei einer bevorzugten Weiterbildung des erfindungsgemäßen Verfahrens wird zum Regeln der Spannung ein einem Sollwert des zeitlichen Verlaufs der Spannung entsprechendes Signal und ein einem Istwert des zeitlichen Verlaufs der Spannung entsprechendes Signal gebildet. Diese Signale werden miteinander verglichen, und die Differenz wird mit einem Bezugswert verglichen. Bei Überschreiten des Bezugswertes wird die Differenz als Regelsignal weiterverarbeitet, und bei Unterschreiten des Bezugswertes wird ein Nullsignal als Regelsignal weiterverarbeitet.

In entsprechender Weise ist bevorzugt, wenn zum Regeln des Stroms ein einem Sollwert des zeitlichen Verlaufs des Stroms entsprechendes Signal und ein einem Istwert des zeitlichen Verlaufs des Stroms entsprechendes Signal gebildet wird. Diese Signale werden miteinander verglichen und die Differenz mit einem Bezugswert verglichen. Bei Überschreiten des Bezugswertes wird die Differenz als Regelsignal weiterverarbeitet und bei Unterschreiten des Bezugswertes wird ein Nullsignal als Regelsignal weiterverarbeitet.

Beide Konzepte für die Regelung der Kollektor-Emitter-Spannung bzw. des Kollektor-Stroms haben den Vorteil, daß die genannten Regelschaltungen mit einfachen und kostengünstigen Elementen bei überschaubarem Aufwand dargestellt werden können.

In diesem Zusammenhang ist weiter besonders bevorzugt, wenn die Sollwerte einstellbar sind, bspw. mittels einstellbarer Widerstände.

Erfindungsgemäß sind zwei weitere Varianten von Verfahren zum Regeln des zeitlichen Verlaufs der Spannung bzw. des zeitlichen Verlaufs des Stroms bevorzugt, die auch unabhängig von den übrigen Merkmalen der vorliegenden Erfindung eingesetzt werden können.

So ist zum einen bevorzugt, daß zum Regeln des zeitlichen Verlaufs der Spannung ein einem Sollwert des zeitlichen Verlaufs der Spannung entsprechendes Signal und ein einem Istwert des zeitlichen Verlaufs der Spannung entsprechendes Signal gebildet werden, daß diese Signale miteinander verglichen werden, daß deren Differenz mit einem Bezugswert verglichen wird, daß bei Überschreiten des Bezugswertes die Differenz als Regelsignal weiterverarbeitet wird, und daß das Regelsignal nichtlinear umgeformt wird.

In entsprechender Weise ist bevorzugt, wenn zum Regeln des zeitlichen Verlaufs des Stroms ein einem Sollwert des zeitlichen Verlaufs des Stroms entsprechendes Signal und ein einem Istwert des zeitlichen Verlaufs des Stroms entsprechendes Signal gebildet werden, daß diese Signale miteinander verglichen werden, daß deren Differenz mit einem Bezugswert verglichen wird, daß bei Überschreiten des Bezugswertes die Differenz als Regelsignal weiterverarbeitet wird, und daß das Regelsignal nichtlinear umgeformt wird.

Diese Maßnahmen haben den Vorteil, daß die extreme Nicht-Linearität bestimmter Leistungshalbleiter, insbesondere die Nicht-Linearität von IGBTs ebenso wie das Übertragungsverhalten des Regelkreises aus Treiberschaltung und IGBT wirkungsvoll kompensiert werden können.

Weiterhin ist erfindungsgemäß bevorzugt, wenn die Spannung auf einen vorgegebenen Grenzwert begrenzt wird.

Diese Maßnahme hat den Vorteil, daß Beschädigungen durch Überspannungen, insbesondere über der Kollektor-Emitter-Strecke bzw. Drain-Emitter-Strecke wirkungsvoll unterbunden werden können.

Bei weiteren Ausführungsbeispielen der Erfindung wird der Strom bei eingeschalteten Leistungshalbleiter auf einen vorgegebenen Grenzwert begrenzt. Alternativ kann auch vorgesehen werden, den Leistungshalbleiter auszuschalten, wenn der Strom einen vorgegebenen Grenzwert überschreitet.

Diese vorstehend genannten Maßnahmen haben insgesamt den Vorteil, daß die erfindungsgemäße Vorrichtung überspannungsfest und kurzschlußfest arbeitet, also die üblichen denkbaren Störfälle zuverlässig berücksichtigt sind.

Bei weiteren Ausführungsbeispielen der Erfindung, deren Merkmale auch unabhängig von den übrigen Merkmalen der Erfindung eingesetzt werden können, ist vorgesehen, daß der Leistungshalbleiter mittels einer Endstufe angesteuert wird, wobei die Endstufe mindestens zeitweise als Stromendstufe betrieben wird.

Diese Maßnahme hat den Vorteil, daß infolge der Verwendung einer Stromendstufe anstatt einer Spannungsendstufe die Stabilität des Regelkreises erhöht wird. Die dominante Grenzfrequenz der Übertragungsfunktion des offenen Regelkreises ist nämlich bei Verwendung einer Stromendstufe durch die Steilheit der gesteuerten Stromquelle und die Eingangskapazität des Leistungshalbleiters bestimmt, während die weiteren Grenzfrequenzen demgegenüber erst bei deutlich höheren Frequenzen liegen. Bei Ansteuerung des Leistungshalbleiters mittels einer Spannungsendstufe ist hingegen diese Separation der Polstellen der Ringverstärkung nicht gegeben, so daß die Gefahr besteht, daß der Regelkreis oszilliert.

Die Erfindung stellt sich insoweit in Gegensatz zu bekannten Treiberschaltungen, die eine niederohmige Ansteuerung direkt oder mit Widerständen (typischerweise zwischen 5 und 100 Ω) zwischen dem Treiberausgang und dem Gate des Leistungshalbleiters verwenden. Die erfindungsgemäße Schaltung besitzt nämlich im Ausgang eine gesteuerte Stromquelle mit besonders hohem Ausgangswiderstand, der typischerweise mehr als 10³ Ω beträgt. Dabei wird, wie bereits erläutert, die Endstufe nach dem Umschaltvorgang vom "Ein"- in den "Aus"-Zustand überführt. Für den statischen Ausgangszustand nimmt sie dann einen festgelegten Spannungszustand am Ausgang ein. Neuartig ist somit die Endstufe, die zwei unterschiedliche Charakteristiken bezüglich ihres Ausgangsverhaltens einnehmen kann. Dazu geht die Endstufe, wie ebenfalls bereits erwähnt, nach Ablauf des Abschaltvorganges von einem hochohmigen in einen niederohmigen Ausgangswiderstand über, d. h., die Endstufe wird verriegelt. Die Verriegelung wird vorgenommen, damit der IGBT nicht aufgrund von Störungen seinen Schaltzustand wechselt.

Besonders bevorzugt bei dieser Gruppe von Ausführungsbeispielen ist es, wenn die Endstufe im wesentlichen während des Schaltvorganges als Stromendstufe betrieben wird.

Diese Maßnahme hat den Vorteil, daß die vorstehend bereits erwähnten Vorteile sich vor allem im Transientenzeitbereich auswirken, wenn die Leistungshalbleiter umgeschaltet werden müssen.

Ergänzend dazu ist weiterhin bevorzugt, wenn die Endstufe außerhalb des Schaltvorganges als Spannungsendstufe betrieben wird.

Diese Maßnahme hat den Vorteil, daß für den anschließenden stationären Zustand der Leistungshalbleiter definierte Betriebsbedingungen vorliegen. Dies ist vor allem dann zweckmäßig, wenn zwei Leistungshalbleiter in Reihe geschaltet sind und gegenläufig geschaltet werden. Dann muß sichergestellt sein, daß durch das Schalten des einen Leistungshalbleiters nicht auch der andere Leistungshalbleiter in unerwünschter Weise geschaltet wird.

Somit ist im Rahmen dieser Gruppe von Ausführungsbeispielen bevorzugt, wenn der Leistungshalbleiter mittels der Stromendstufe während des Schaltvorganges über einen geregelten Eingangsstrom zwischen zwei festen Zuständen hin- und hergeschaltet wird.

Betrachtet man nun die beiden Situationen, in denen der Leistungshalbleiter in einen Zustand "Aus" bzw. in einen Zustand "Ein" übergeht, so wird er in beiden Fällen von der Stromendstufe niederohmig und mit fester Spannung angesteuert.

Um den Wechsel des Zustandes der Stromendstufe herbeizuführen, sind im Rahmen der Erfindung verschiedene Kriterien entwickelt worden, die wiederum alternativ oder kumulativ, d. h. in beliebiger Kombination, eingesetzt werden können.

Für den Übergang in einen Zustand "Aus" des Leistungshalbleiters, d. h. Übergang von einem hochohmigen Ausgangswiderstand zu einem niederohmigen Ausgangswiderstand mit fester Ausgangsspannung, sind diese Kriterien folgende:

a) Annäherung an einen Minimalwert des Stromes;
b) Abfall des Betrages des zeitlichen Verlaufes des Stromes um einen vorbestimmten Betrag;
c) Abfall der Gate-Emitter-Spannung eines als Leistungshalbleiter verwendeten IGBTs um einen vorbestimmten Betrag;
d) Abfall der Gate-Source-Spannung eines als Leistungshalbleiter verwendeten MOS-FETs um einen vorbestimmten Betrag.

Für den Übergang in einen Zustand "Ein" des Leistungshalbleiters, d. h. einen Übergang von einem hochohmigen Ausgangswiderstand zu einen niederohmigen Ausgangswiderstand mit fester Ausgangsspannung, sind diese Kriterien folgende:

a) Annäherung an einen Minimalwert der Spannung um einen vorbestimmten Betrag;
b) Abfall des Betrages des zeitlichen Verlaufes der Spannung um einen vorbestimmten Betrag;
c) Anstieg der Gate-Emitter-Spannung eines als Leistungshalbleiter verwendeten IGBTs um einen vorbestimmten Betrag;
d) Anstieg der Gate-Source-Spannung eines als Leistungshalbleiter verwendeten MOS-FETs um einen vorbestimmten Betrag.

Wie bereits erwähnt wurde, sieht die Erfindung vor, für die Umschaltung zwischen den verschiedenen Regelungen der genannten Parameter einen Treiber mit einer Ablaufsteuerung einzusetzen. Diese Ablaufsteuerung ist erfindungsgemäß vorgesehen, um beim Einschalten des Leistungshalbleiters zunächst den zeitlichen Verlauf des Stroms und dann den zeitlichen Verlauf der Spannung zu regeln, während beim Ausschalten des Leistungshalbleiters zunächst der zeitliche Verlauf der Spannung und dann der zeitliche Verlauf des Stroms geregelt wird.

Bei einer bevorzugten Variante der erfindungsgemäßen Vorrichtung sind Schaltmittel zum Erfassen und Bewerten des zeitlichen Verlaufs der Spannung und des Stroms und zum Bilden von aus der Bewertung abgeleiteten Steuersignalen vorgesehen, wobei die Ablaufsteuerung aufweist:

a) einen ersten Ausgang zum Einschalten des Leistungshalbleiters;
b) einen zweiten Ausgang zum Ausschalten des Leistungshalbleiters;
c) einen ersten Umschalter, über den den Ausgängen ein der Regelabweichung des zeitlichen Verlaufs der Spannung oder ein der Regelabweichung des zeitlichen Verlaufs des Stroms entsprechendes Regelsignal zuführbar ist, wobei der erste Umschalter in Abhängigkeit von den Steuersignalen betätigbar ist; und
d) einen zweiten Umschalter, über den der eine oder der andere Ausgang mit dem ersten Umschalter verbindbar ist, wobei der zweite Umschalter ebenfalls in Abhängigkeit von den Steuersignalen betätigbar ist.

Diese Schaltungsvariante ermöglicht die Verwirklichung der oben bereits im einzelnen gewürdigten Verfahrensvarianten und hat die weiter unten im einzelnen noch zu beschreibenden Vorteile einer hohen Störsicherheit bei kleinen Steuerspannungen.

Bei einer Weiterbildung der vorgenannten Schaltungsvariante weist der Treiber zur Bewertung des zeitlichen Verlaufs der Spannung und des Stroms Differenzierstufen zur Bildung der ersten zeitlichen Ableitung der Spannung bzw. des Stroms auf.

Weiterhin ist bevorzugt, wenn der Treiber zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Regelstufen mit einem Subtrahierer zur Bildung eines Vergleichs zwischen einem Sollwert und einem Istwert des zeitlichen Verlaufs der Spannung bzw. des Stroms aufweist.

Für den Fall der Spannungsregelung wird eine gute Wirkung dadurch erzielt, daß der Treiber zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Regelstufen mit einer Kennlinienstufe aufweist, die für ein negatives Eingangssignal ein konstantes Ausgangssignal und für ein positives Eingangssignal ein von dem konstanten Wert auf Null abfallendes und dort verbleibendes Ausgangssignal erzeugt.

In entsprechender Weise ist für den Fall der Regelung des zeitlichen Verlaufs des Stroms bevorzugt, wenn der Treiber zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Regelstufen mit einer Kennlinienstufe aufweist, die für ein negatives Eingangssignal und für ein positives Eingangssignal ein von dem konstanten Wert über Null hinaus abfallendes Ausgangssignal erzeugt.

Weiterhin ist bevorzugt, wenn der Treiber zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Dividierstufen aufweist.

Wenn die vorstehend genannten Alternativen kumulativ eingesetzt werden, geschieht dies bevorzugt in der Weise, daß im Signalfluß die Differenzierstufen, die Substrahierer, die Kennlinienstufen und die Dividierstufen hintereinander angeordnet sind.

Schließlich ist bevorzugt, wenn der Treiber zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Regelstufen mit einer Linearisierungsstufe aufweist, die bevorzugt nach dem sogenannten Gilbert'schen translinearen Prinzip aufgebaut ist.

Bei einer praktischen Realisierung der erwähnten Schaltungsvarianten wird schließlich der erste Umschalter bevorzugt durch Transistoren gebildet, deren Basen mittels einer Klammerschaltung auf einem konstanten Potential haltbar sind.

Bei allen denkbaren Anwendungen der Erfindung gilt gleichermaßen, daß die Erfindung sich sowohl auf das Verfahren zum Betreiben einer entsprechenden Vorrichtung, Schaltung oder dgl. bezieht wie auch auf die Vorrichtung, Schaltung oder dgl. selbst.

Es wurde bereits erwähnt, daß die Erfindung mit großem Vorteil in verschiedenen Anwendungsbereichen eingesetzt werden kann.

Hier sind zunächst Umrichter zu nennen, wie sie zum drehzahlvariablen Betreiben von Asynchronmaschinen eingesetzt werden und bei denen eine frequenzvariable 3-Phasen-Spannung durch Ein- und Ausschalten von Leistungshalbleitern erzeugt wird.

Ein weiteres bevorzugtes Anwendungsgebiet sind Zündschaltungen für Ottomotoren, wie sie insbesondere in Kraftfahrzeugen eingesetzt werden. Bei diesen wird durch Ein- und Ausschalten von Leistungshalbleitern aus einer Eingangs-Gleichspannung eine Ausgangs-Pulsspannung zum Zünden erzeugt.

Schließlich ist die Erfindung ganz allgemein bei sogenannten Schaltnetzteilen einsetzbar, wie sie Bestandteil zahlreicher elektrischer und elektronischer Geräte sind. In diesem Zusammenhang ist auch die Verwendung bei sogenannten Power-Factor-Controllern (PFC) zu sehen. Derartige PFCs werden üblicherweise als Vorstufe zu einem Schaltnetzteil eingesetzt, um zu erreichen, daß dem Versorgungsnetz eine streng sinusförmige Spannung bzw. Strom entnommen wird. Auch hier läßt sich die Erfindung mit großem Vorteil einsetzen.

Weitere Vorteile ergeben sich aus der Beschreibung und der beigefügten Zeichnung.

Es versteht sich, daß die vorstehend genannten und die nachstehend noch zu erläuternden Merkmale nicht nur in der jeweils angegebenen Kombination, sondern auch in anderen Kombinationen oder in Alleinstellung verwendbar sind, ohne den Rahmen der vorliegenden Erfindung zu verlassen.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen:
1A–1C ein Prinzipschaltbild zur Erläuterung einer Ansteuerung eines Leistungshalbleiters nach dem Stand der Technik;
2A ein äußerst schematisiertes Schaltbild eines Ausführungsbeispiels einer Vorrichtung zum drehzahlvariablen Betreiben einer Asynchronmaschine;
2B ein äußerst schematisiertes Schaltbild eines Ausführungsbeispiels eines Schaltnetzteils mit vorgeschaltetem Power-Factor-Controller (PFC);
3A und 3B Diagramme zum Erläutern des zeitlichen Verlaufs der Kollektor-Emitter-Spannung dU_CE/dt und des Kollektor-Stroms dI_C/dt beim Einschalten (3A) und beim Ausschalten (3B) eines Leistungshalbleiters nach dem Stand der Technik;
3C und 3D Diagramme, entsprechend denen von 3A und 3B, jedoch zur Erläuterung des erfindungsgemäßen Verfahrens;
4 ein äußerst schematisiertes Blockschaltbild eines Ausführungsbeispiels eines erfindungsgemäßen Treibers, wie er bei der Anordnung gemäß 2 verwendet werden kann;
5 ein Schaltbild eines Ausführungsbeispiels einer Ablaufsteuerung, wie sie innerhalb der Treiberschaltung gemäß 4 verwendet werden kann;
6 ein Blockschaltbild einer Regelschaltung für den zeitlichen Verlauf der Kollektor-Emitter-Spannung dU_CE/dt, wie sie als nichtlineare Stufe in der Treiberschaltung gemäß 4 verwendet werden kann;
7 ein Schaltbild eines Ausführungsbeispiels der Regelschaltung gemäß 6;
8 zwei Ersatzschaltbilder zur Erläuterung eines Linearisierungsvorganges für einen nichtlinearen Leistungshalbleiter;
9 ein Schaltbild eines Ausführungsbeispiels einer Linearisierungsstufe, wie sie bei der Vorrichtung gemäß 8 verwendet werden kann;
10 eine Darstellung, ähnlich 6, darstellend eine Regelanordnung für den zeitlichen Verlauf des Kollektor-Stroms dI_C/dt;
11 ein Schaltbild, ähnlich 7, für eine Regelschaltung, wie sie bei der Anordnung gemäß 10 verwendet werden kann;
12 einen Stromlaufplan zur Erläuterung möglicher Fehler beim Schalten von zwei in Reihe geschalteten Leistungshalbleitern mit induktiver Last;
13 ein Schaltbild für ein Ausführungsbeispiel einer Endstufe, wie sie bei der Anordnung gemäß 4 verwendet werden kann; und
14 eine weitere Anordnung, ähnlich 2A, darstellend eine Treiberschaltung für einen IGBT.
1 zeigt in äußerst schematisierter Weise ein Blockschaltbild mit einem Leistungshalbleiter 1, der entweder ein IGBT oder ein MOS-FET sein kann. Durch den Leistungshalbleiter 1 fließt ein Strom I und über ihm fällt eine Spannung U ab. Die Eingangskapazität des Leistungshalbleiters 1 ist im Falle eines IGBT die Gate-Emitter-Kapazität C_GE parallel zur effektiv wirksamen Rückwirkungskapazität C_CG. Dabei ist die wirksame Rückwirkungskapazität C_CG eine Funktion der Kollektor-Emitter-Spannung U_CE.
Im Falle eines MOS-FET ist die Eingangskapazität des Leistungshalbleiters 1 die Gate-Source-Kapazität C_GS.
Der Leistungshalbleiter 1 wird über ein Netzwerk 2 angesteuert, von dem zwei aus dem Stand der Technik bekannte Varianten in den 1B und 1C dargestellt sind.
Das Netzwerk 2 wird über eine Endstufe 3 gesteuert, die wiederum ihre Signale von einem Mikrocontroller 4 empfängt.
Der Mikrocontroller 4 hat üblicherweise eine Versorgungsspannung von 5V und gibt Steuersignale mit TTL-Pegel ab. Aus diesen Steuersignalen wird in der Endstufe 3, dessen Versorgungsspannung üblicherweise 0/15V oder –5/15V beträgt, Umschaltsignale erzeugt, die zwischen 0V und 15V bzw. zwischen –5V und 15V hin- und herschalten.
Um den Leistungshalbleiter 1 bzw. dessen Eingangskapazität C_GE bzw. C_GS nicht mit hohen Spannungssprüngen zu beaufschlagen, ist das Netzwerk 2 vorgesehen. Im einfachsten bekannten Fall gemäß 1B besteht das Netzwerk 2a lediglich aus einem Ohm'schen Widerstand R. Damit wird die Eingangskapazität durch das aus dem Widerstand R und der Kapazität gebildete R_c-Glied langsam aufgeladen bzw. entladen. Diese Vorgänge sind somit im Prinzip gleich für den Vorgang des Einschaltens und den Vorgang des Ausschaltens des Leistungshalbleiters 1.
Weil eine solche Vorgehensweise zu ungenau ist, ist das in 1C gezeigte alternative Netzwerk 2b vorgeschlagen worden, bei dem zwei Widerstände R_E und R_A parallel geschaltet sind, sich aber im Pfad des Widerstand R_A noch eine Diode D befindet. Folglich wird beim Einschalten des Leistungshalbleiters 1 nur der Widerstand R_E wirksam, beim Ausschalten hingegen die Parallelschaltung von R_E und R_A.
Damit wird zwar nach diesem bekannten Vorschlag für den Einschaltvorgang und den Ausschaltvorgang differenziert, dies geschieht jedoch nur für einen bestimmten Betriebspunkt, so daß bei einer Änderung der Betriebsbedingungen keine optimalen Verhältnisse mehr vorliegen.
2A zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung 10 in äußerst schematisierter Darstellung. Die Schaltungsanordnung 10 stellt einen Umrichter dar, wie er zum Umwandeln einer Gleichspannung U₀ in eine frequenzvariable 3-Phasen-Spannung eingesetzt wird. Schaltungsanordnungen 10 der hier gezeigten Art werden typischerweise zum drehzahlvariablen Betrieb von Elektromotoren eingesetzt.
Die Schaltungsanordnung 10 umfaßt eine Gleichspannungsklemme 11, an der die Spannung U₀ anliegt und die eine Gleichspannungsleitung 12 versorgt. In entsprechender Weise ist eine Masseklemme mit 13 bezeichnet, die an eine Masseleitung 14 angeschlossen ist.
Zwischen die Gleichspannungsleitung 12 und die Masseleitung 14 sind paarweise Leistungshalbleiter, im dargestellten Beispiel Leistungstransistoren 16a, 16b bzw. 18a, 18b bzw. 20a, 20b in Reihe geschaltet. Die Leistungstransistoren 16 bis 20 können von verschiedener Bauart sein. Ohne daß dies die Erfindung einschränkt, soll nachstehend einheitlich von Insulated Gate Bipolar-Transistoren (IGBTs) die Rede sein. Es versteht sich jedoch, daß auch andere Arten von Leistungshalbleitern eingesetzt werden können, z. B. MOS-FETs (vgl. 2B).
Zwischen den in Reihe geschalteten IGBTs 16a/16b, 18a/18b, 20a/20b befinden sich Klemmen 22, 24 und 26, an die Feldwicklungen eines Elektromotors, bspw. einer Asynchronmaschine, angeschlossen sind. Diese sind in 2A mit u, v und w bezeichnet.
Weiterhin sind alle IGBTs mit Freilaufdioden 28 überbrückt. Alle sechs IGBTs 16a bis 20b sind jeweils über ihren Steueranschluß an einen Treiber 30 angeschlossen. Die Treiber 30 sind wiederum eingangsseitig mit einem Mikrocontroller 32 verbunden, und zwar über eine Datenleitung 34.
Oben links in 2A ist angedeutet, daß die Treiber 30 über spezielle Sensoren und Signalleitungen eingangsseitig weiterhin mit Signalen beaufschlagt werden, die einer Spannung, vorzugsweise der Kollektor-Emitter-Spannung U_CE und einem Strom, vorzugsweise dem Kollektor-Strom I_C, entsprechen. Es sind jedoch auch andere Spannungs- und Stromsignale des Leistungshalbleiter (IGBT bzw. MOS-FET) im Rahmen der vorliegenden Erfindung auswertbar. Die genannten Signale werden in noch zu beschreibender Weise ausgewertet und zu diesem Zweck teilweise umgeformt.
Der Mikrocontroller 32 erzeugt ein Schaltsignal, mit dem die IGBTs 16a bis 20b in ihre beiden Betriebszustände "ein" und "aus" gebracht werden.
Wenn im Rahmen der vorliegenden Erfindung von "Schalten" die Rede ist, so ist damit jeweils der Schaltvorgang in dem Leistungshalbleiter (IGBT bzw. MOS-FET) gemeint, d. h. der Wechsel zwischen dem Zustand "ein" und dem Zustand "aus".
Unter "Umschalten" wird hingegen ein Vorgang verstanden, bei dem innerhalb eines Schaltvorganges der vorstehend genannten Art von einer ersten internen Regelung auf eine zweite interne Regelung umgeschaltet wird, wie dies weiter unten noch erläutert werden wird.
2B zeigt eine weitere Schaltungsanordnung 36 in äußerst schematisierter Darstellung. Die Schaltungsanordnung 36 umfaßt ein Schaltnetzteil 37 mit einem vorgeschalteten sogenannten Power-Factor-Controller (PFC) 38. Die Schaltungsanordnung 36 wird zum Umwandeln einer ersten Gleichspannung U_E in eine zweite Gleichspannung U_A eingesetzt. Die Schaltungsanordnung 36 kann z. B. in Netzteilen von Fernsehgeräten, Computern und anderen elektronischen Geräten verwendet werden, nämlich überall dort, wo eine konstante Ausgangs-Gleichspannung aus einer (konstanten oder nicht-konstanten) Eingangs-Gleichspannung erzeugt werden soll.
Die Schaltungsanordnung 36 ist hierzu mit einer ersten Gleichspannungsklemme 39 versehen, an der die erste Gleichspannung U_E anliegt, sowie mit einer zweiten Gleichspannungsklemme 40, an der die zweite Gleichspannung U_A anliegt.
Der PFC 38 umfaßt eine an die erste Gleichspannungsklemme 39 angeschlossene Induktivität 42, von der eine Diode 43 zum Schaltnetzteil 37 führt. Zwischen der Induktivität 42 und der Diode 43 ist ein Leistungstransistor 44 angeschlossen, der nach Masse geschaltet ist. Der Leistungstransistor 44 ist im dargestellten Ausführungsbeispiel ein MOS-FET; alternativ kann aber auch ein IGBT verwendet werden. Der MOS-FET 44 wird von einem Treiber 45 angesteuert, der wiederum an eine PFC-Kontrolleinheit 46 angeschlossen ist. Hinter der Diode 43 ist ein Kondensator 47 nach Masse geschaltet.
Die Steuerung in der Kontrolleinheit 46 des PFC 38 ist so ausgelegt, daß der an der erste Gleichspannungsklemme 39 aus der ersten Spannung U_E entnommene und mittels des Leistungstransistors 44 geschaltete Strom so beeinflußt wird, daß seine Einhüllende eine Sinus-Halbwellenform aufweist. Damit wird gewährleistet, daß die Leistung dem Netz sinusförmig entnommen wird.
Das Schaltnetzteil 37 umfaßt einen Übertrager 48, dessen Primärwicklung 48a mittels einer Diode 49 überbrückt und über einen Leistungstransistor 50 an Masse geschaltet ist. Der Leistungstransistor 50 wird gleichfalls von einem Treiber 51 angesteuert, der wiederum an eine Kontrolleinheit, nämlich eine DC/DC-Kontrolleinheit 52 angeschlossen ist. Die DC/DC-Kontrolleinheit 52 ist ferner mit der zweiten Gleichspannungsklemme 40 verbunden. Auch der Leistungstransistor 50 ist im dargestellten Ausführungsbeispiel ein MOS-FET, kann aber alternativ auch ein IGBT sein. Die Sekundärwicklung 48b des Übertragers 48 ist über eine Diode 53 an die zweite Gleichspannungsklemme 40 angeschlossen. Diese liegt ferner über einen Kondensator 54 an Masse.
Die MOS-FETs 44 und 50 werden in noch näher zu beschreibender Weise (genauso wie die IGBTs 16 bis 20 in 2A) so angesteuert, daß sie beim Schalten, d. h. vom Wechseln aus dem Zustand "Ein" in den Zustand "Aus" bzw. umgekehrt, nach den in der Beschreibungseinleitung im einzelnen erläuterten Kriterien geschaltet werden. Bei der Anordnung gemäß 2B besorgt dies die PFC-Kontrolleinheit 46 für den MOS-FET 44 und die DC/DC-Kontrolleinheit für den MOS-FET 50, jeweils im Zusammenspiel mit dem Treiber 45 bzw. dem Treiber 51.
Im Gegensatz zu herkömmlichen Schaltungen, wie sie anhand von 1 erläutert wurden, soll dabei ein harter und unkontrollierter Schaltvorgang vermieden werden, der dann auftritt, wenn der zu Beginn des Schaltvorganges kapazitive Eingang des Leistungshalbleiters mit einem Spannungssprung von z. B. 0 auf 15 V beaufschlagt wird und dann spontan ein sehr hoher Strom in die Eingangselektrode des Leistungshalbleiters fließt. Dies wiederum hat zur Folge, daß Oberwellen entstehen, die eine elektromagnetische Abstrahlung zur Folge haben. Beim Betreiben von Motoren (2A) hat dies Verschiebeströme in der Wicklung des Motors zur Folge. Würde man demgegenüber den Schaltvorgang verlangsamen, z. B. mit den in 1B und 1C gezeigten Widerständen, so würde dies zu einer Erhöhung der Verlustleistung führen.
Die im Stand der Technik bekannten und die mit der vorliegenden Erfindung angestrebten Verläufe von Strom und Spannung sind in den 3A sowie 3B (Stand der Technik) bzw. 3C sowie 3D (vorliegende Erfindung) dargestellt.
In den 3A bis 3C sind die ungeregelten bzw. die geregelten Verläufe der Kollektor-Emitter-Spannung U_CE, des Kollektor-Stroms I_C und der Gate-Emitter-Spannung U_GE eines IGBT über der Zeit t dargestellt.
3A zeigt den ungeregelten Einschaltvorgang eines IGBT und 3B den zugehörigen ungeregelten Ausschaltvorgang. 3C und 3D dagegen zeigen den geregelten Einschalt- bzw. Ausschaltvorgang eines IGBT.
Wenn im Rahmen der vorliegenden Erfindung von "zeitlichem Verlauf" die Rede ist, so ist darunter bevorzugt, jedoch nicht ausschließlich die erste zeitliche Ableitung der jeweiligen Größe zu verstehen. Diese erste zeitliche Ableitung wird im folgenden auch als "Flankensteilheit" oder als "Transiente" bezeichnet.
Betrachtet man nun den Einschaltvorgang gemäß 2A (Stand der Technik, ungeregelt) und 2C (Erfindung, geregelt), so erkennt man als Kurve 60 in 2A bzw. 60' in 2C den prinzipiellen Verlauf der Kollektor-Emitter-Spannung U_CE. Als Kurve 61 bzw. 61' ist der prinzipielle Verlauf der Gate-Emitter-Spannung U_GE dargestellt. Schließlich zeigt die Kurve 62 bzw. 62' den prinzpiellen Verlauf des Kollektor-Stroms I_C, jeweils über der Zeit t.
Zum Zeitpunkt t₁ bzw. t₁' wird der Einschaltvorgang des IGBT initiiert. Die Kurve 62 bzw. 62' für den Kollektor-Strom I_C steigt nun in beiden Fällen vom Wert Null auf einen Arbeitswert von bspw. ca. 38A an. In der Kurve 62 bzw. 62' ergibt sich dann etwa zum Zeitpunkt t₂ bzw. t₂' ein Überschwinger 66 bzw. 66', der daher rührt, daß die Ladungsträger der überfluteten Freilaufdiode 28 (vgl. 2A) für den induktiven Verbraucher zunächst ausgeräumt werden müssen. Dieser Effekt ist bei allen derartigen Dioden vorhanden.
Die Steigung der Gate-Emitter-Spannung U_GE gemäß Kurve 61 bzw. 61' ist für t < t₂ bzw. t' < t₂' positiv. Zum Zeitpunkt t₂ bzw. t₂' erreicht sie ein lokales Maximum. Beim Überschwinger 66 bzw. 66' beginnt die Freilaufdiode 28 Sperrspannung aufzunehmen. Die Kollektor-Emitter-Spannung U_CE gemäß Kurve 60 bzw. 60' beginnt etwa ab dem Zeitpunkt t₂ bzw. t₂' stark zu fallen, bis sie zum Zeitpunkt t₃ bzw. t₃' auf Null abgefallen ist.
Während dieser Zeit bleibt die Gate-Emitter-Spannung U_GE gemäß Kurve 61 bzw. 61' nahezu konstant. Bereits zum Zeitpunkt t₁ bzw. t₁' tritt in der Kurve 60 bzw. 60' ein Spannungseinbruch 64 bzw. 64' auf. Dieser entsteht aufgrund der parasitären Induktivität L_P (2A) im Zwischenkreis U₀. Der Spannungseinbruch 64 bzw. 64' ist jedoch nur mit einer geringfügigen zeitlichen Veränderung dU_CE/dt verbunden.
Für die Ablaufsteuerung, d. h. für die Regelung der Kollektor-Emitter-Spannung U_CE und des Kollektor-Stroms I_C gilt es nun, den geeigneten Zeitpunkt t₂ bzw. t₂' zu erfassen und zur Steuerung heranzuziehen.
In 3A bzw. 3C ist mit I der Zeitbereich zwischen t₁ bzw. t₁' und t₂ bzw. t₂' und mit II der Zeitbereich zwischen t₂ bzw. t₂' und t₃ bzw. t₃' bezeichnet.
Während des Zeitbereiches I soll nun erfindungsgemäß der zeitliche Verlauf das Kollektor-Stroms I_C, d. h. vorzugsweise die erste zeitliche Ableitung des Kollektor-Stroms dI_c/dt und während des Zeitbereichs II der zeitliche Verlauf der Kollektor-Emitter-Spannung U_CE bzw. deren erste zeitliche Ableitung dU_CE/dt geregelt werden.
Während die Zeitpunkte t₁ und t₃ bzw. t₁' und t₃' durch einfachen Vergleich mit dem jeweiligen Nullwert festgestellt werden können, muß für den Zeitpunkt t₂, in dem von der I_c-Regelung auf die U_CE-Regelung umgeschaltet wird, ein geeignetes Kriterium gefunden werden.
Ausgehend von der Sättigungsspannung im Zeitpunkt t₄ bzw. t₄', d. h. zu Beginn des Bereiches III, beginnt die Kollektor-Emitter-Spannung U_CE zu steigen. Erreicht diese die Zwischenkreisspannung von bspw. 700 V, so beginnt die Freilaufdiode 28 zu leiten und der Kollektor-Strom I_C baut sich ab. Dies ist der Umschaltzeitpunkt t₅ bzw. t₅', in dem von der Regelung des zeitlichen Verlaufes der Spannung auf die Regelung des zeitlichen Verlaufes des Stroms umgeschaltet wird. Im anschließenden Zeitbereich IV steigt die Kollektor-Emitter-Spannung U_CE aber aufgrund der parasitären Induktivität L_P im Zwischenkreis U₀ zunächst weiter an, wie in 3B bzw. 3D bei 68 bzw. 68' dargestellt. Die Gate-Emitter-Spannung U_GE fällt zunächst ab, bleibt dann aber im Zeitbereich III konstant (sogenanntes "Miller-Plateau"). Im Zeitbereich IV verläßt sie das Plateau und sinkt dann weiter auf Null ab.
Beim Ausschaltvorgang muß die Ablaufsteuerung den Zeitpunkt t₅ bzw. t₅' registrieren.
Wie bereits in der Beschreibungseinleitung angegeben, kann für den Einschaltvorgang alternativ oder kumulativ von folgenden Kriterien ausgegangen werden:

a) Erreichen eines Maximalwertes des Stromes I_C bzw. I_D;
b) Abfall des zeitlichen Verlaufs des Stromes I_C bzw. I_D um einen vorbestimmten Betrag;
c) Abfall der Spannung U_CE bzw. U_DS um einen vorbestimmten Betrag, insbesondere dann, wenn die erste zeitliche Ableitung der Kollektor-Emitter-Spannung dU_CE/dt einen vorbestimmten negativen Grenzwert unterschreitet oder der Betrag der ersten zeitlichen Ableitung der Kollektor-Emitter-Spannung |dU_CE/dt| einen vorbestimmten positiven Grenzwert überschreitet;
d) Abfall des zeitlichen Verlaufes der Spannung U_CE bzw. U_DS um einen vorbestimmten Betrag;
e) Erreichen eines vorbestimmten Werte der Gate-Emitter-Spannung U_GE eines als Leistungshalbleiter verwendeten IGBTs;
f) Abfall des zeitlichen Verlaufs der Gate-Emitter-Spannung U_GE eines als Leistungshalbleiter verwendeten IGBTs um einen vorbestimmten Betrag;
g) Erreichen eines vorbestimmten Wertes der Gate-Source-Spannung U_GS eines als Leistungshalbleiter verwendeten MOS-FETs;
h) Abfall des zeitlichen Verlaufs der Gate-Source-Spannung U_GS eines als Leistungshalbleiter verwendeten MOS-FETs um einen vorbestimmten Betrag.

Für den Fall des Ausschaltens des Leistungshalbleiters können in entsprechender Weise folgende Kriterien herangezogen werden:

a) Erreichen eines vorgegebenen Wertes der Spannung U_CE bzw. U_DS;
b) Abfall des zeitlichen Verlaufs der Spannung U_CE bzw. U_DS um einen vorbestimmten Betrag;
c) Abfall des Stroms I_C bzw. I_D um einen vorbestimmten Betrag;
d) Abfall des Betrages des zeitlichen Verlaufes des Stroms I_C bzw. I_D um einen vorbestimmten Betrag, insbesondere dann, wenn die erste zeitliche Ableitung der Kollektor-Emitter-Spannung dU_CE/dt einen vorbestimmten negativen Grenzwert unterschreitet oder der Betrag der ersten zeitlichen Ableitung der Kollektor-Emitter-Spannung |dU_CE/dt| einen vorbestimmten positiven Grenzwert überschreitet;
e) Erreichen eines vorbestimmten Wertes der Gate-Emitter-Spannung U_GE eines als Leistungshalbleiter verwendeten IGBTs;
f) wenn die erste zeitliche Ableitung der Gate-Emitter-Spannung dU_GE/dt eines als Leistungshalbleiter verwendeten IGHTs zunächst mit negativem Wert, dann mit deutlich kleinerem Betrag verläuft und schließlich einen vorbestimmten Wert unterschreitet, der Zeitpunkt dieses Unterschreitens;
g) Erreichen eines vorbestimmten Wertes der Gate-Source-Spannung U_GS eines als Leistungshalbleiter verwendeten MOS-FETs;
h) wenn die erste zeitliche Ableitung der Gate-Source-Spannung dU_GS/dt eines als Leistungshalbleiter verwendeten MOS-FETs zunächst mit negativem Wert, dann mit deutlich kleinerem Betrag verläuft und schließlich einen vorbestimmten Wert unterschreitet, der Zeitpunkt dieses Unterschreitens.

Sobald – je nach Einzelfall – eines oder mehrere der vorgenannten Kriterien erfüllt ist bzw. sind, wird

– beim Einschalten des Leistungshalbleiters 1 bzw. 16, 18, 20 bzw. 44, 50 zunächst der zeitliche Verlauf des Stromes I_C bzw. I_D und dann der zeitliche Verlauf der Spannung U_CE bzw. U_DS geregelt;
– beim Ausschalten des Leistungshalbleiters 1 bzw. 16, 18, 20 bzw. 44, 50 zunächst der zeitliche Verlauf der Spannung U_CE bzw. U_DS und dann der zeitliche Verlauf des Stroms I_C bzw. I_D geregelt.

4 zeigt die Grundstruktur des Treibers 30.
In 4 ist im Blockschaltbild mit 70 ein Versorgungsspannungsmodul bezeichnet. Dieses ist an die Gleichspannungsleitung 71 angeschlossen.
Für die Regelung des zeitlichen Verlaufs, vorzugsweise der ersten zeitlichen Ableitung der Kollektor-Emitter-Spannung dU_CE/dt ist zunächst eine erste Differenzierstufe 72 vorgesehen, der eingangsseitig ein der Kollektor-Emitter-Spannung U_CE entsprechendes Signal zugeführt wird. Die erste Differenzierstufe 72 erzeugt ein Ist-Signal, vorzugsweise als Stromsignal I_ist.
Im Regelkreis ist weiterhin eine erste Sollwertstufe 74 vorgesehen, in der ein vorgebbarer Sollwert für den zeitlichen Verlauf der Kollektor-Emitter-Spannung [dU_CE/dt], ebenfalls als Stromsignal I_soll eingestellt wird. Dies kann bspw. innerhalb einer elektronischen Schaltung mittels eines Potentiometers oder dgl. geschehen.
Die Ausgangssignale der ersten Differenzierstufe 72 und der ersten Sollwertstufe 74 werden einer ersten Regelstufe 76 zugeführt. In der ersten Regelstufe 76 wird ein Differenzsignal I_ist – I_soll gebildet. Das Differenzsignal I_ist – I_soll wird zu einer nichtlinearen Stufe NL geleitet, deren Ausgang ebenfalls ein Stromsignal ΔI_dU/dt ist. Der nichtlinearen Stufe NL wird ferner ein der Kollektor-Emitter-Spannung U_CE entsprechendes Signal zugeführt, wie weiter unten noch erläutert werden wird. Die nichtlinearen Stufen NL sind in weiteren Einzelheiten in den 6 und 10 dargestellt.
In analoger Weise ist ein Regelkreis für den Kollektor-Strom I_C vorgesehen.
Eine zweite Differenzierstufe 78 empfängt ein dem Kollektor-Strom I_C entsprechendes Signal und bildet die erste zeitliche Ableitung dI_C/dt.
In einer zweiten Sollwertstufe 80 wird ein entsprechender Sollwert [dI_C/dt] gebildet. Beide Werte werden wiederum einer zweiten Regelstufe 82 zugeführt, in der wiederum das Differenzsignal I_ist– I_soll über eine nichtlineare Stufe NL zum Ausgang mit dem Stromsignal ΔI_dI/dt weitergeleitet wird. Ferner wird auch hier der nichtlinearen Stufe NL ein Signal zugeführt, das dem Kollektorstrom I_C entspricht.
Eine dritte Differenzierstufe 81 bildet aus der Eingangsgröße U_GE die Ausgangsgröße dU_GE/dt.
Die beiden Ausgangssignale ΔI_dU/dt und ΔI_dI/dt gelangen auf eine Ablaufsteuerung 84, in der der Umschaltvorgang für die Regelungen bewirkt wird, wie sie zuvor anhand der 3A bis 3D beschrieben wurden. Die Ablaufsteuerung 84 enthält eine interne Logik 84a, die aus den oben im einzelnen dargelegten Kriterien für den Schaltvorgang der Leistungstransistoren die Schaltsignale für die Schalter S₁ und S₂ bildet. Dies ist in 4 in nerhalb der Ablaufsteuerung 84 mit gestrichelten Linien angedeutet.
Die Ablaufsteuerung 84 enthält somit den Umschalter S₁ zur Aktivierung entweder der Regelung dU_CE/dt oder der Regelung dI_C/dt sowie den Umschalter S₂ für den Ein- bzw. Ausschaltvorgang des Leistungshalbleiters (IGBT). Die Ablaufsteuerung 84 enthält ferner eine Auswertung der physikalischen Zustände am Leistungstransistor und des Betriebszustandes ein/aus zur Ansteuerung der Schalter S₁ und S₂ sowie eine Rückmeldung im Fehlerfall.
Die Ablaufsteuerung 84 weist eine Vielzahl von Eingängen auf, an denen die Eingangssignale U_CE, I_C und U_GE anliegen bzw. die mit den Blöcken 72, 76, 78, 81 und 82 verbunden sind. Ferner sind ein weiterer Eingang 83 sowie Ausgänge 85a, 85b und 85c vorgesehen, die mit Eingängen 87a, 87b und 87c einer Endstufe 88 in Verbindung stehen. Die Signalführung innerhalb der Ablaufsteuerung 84 wird im wesentlichen über zwei Schalter S₁ und S₂ bewirkt.
Der Schalter S₁ in der Ablaufsteuerung 84 schaltet entweder das Regelsignal ΔI_dU/dt für den zeitlichen Verlauf der Spannung oder das Regelsignal ΔI_dI/dt für den zeitlichen Verlauf des Stroms (die beides Stromsignale sind) auf den Schalter S₂ weiter, der das vom Schalter S₁ ausgewählte Regelsignal entweder dem Ausgang 85a oder dem Ausgang 85b der Ablaufsteuerung 84 zuführt.
Der Schalter S₁ wird von der Logik 84a wird im Umschaltzeitpunkt t₂' bzw. t₅' betätigt. Diese Zeitpunkte werden, wie schon erwähnt, aus den zeitlichen Verläufen der Signale U_CE, dU_CE/dt, I_C, dI_C/dt, U_GE und dU_GE/dt gebildet, die der Ablaufsteuerung 84 ebenfalls direkt zugeführt werden, wie in 4 deutlich mit entsprechenden Leitungen zu erkennen ist.
An einen weiteren Eingang 83 der Ablaufsteuerung 84 ist ein Interface 86 angeschlossen, das eingangsseitig über die Datenleitung 34 mit dem Mikrocontroller 32 verbunden ist. Ein Ausgang der Endstufe 88 ist mit 89 bezeichnet. Am Ausgang der Endstufe 88 liegt ein Steuersignal I_G für den Leistungshalbleiter, d. h. den IGBT oder den MOS-FET an.
Die Darstellung in 4 ist nicht abschließend zu verstehen. Es können vielmehr noch weitere Steuer- und Regelkreise vorgesehen sein. So kann bspw. eine Betriebsspannungsüberwachung oder eine Temperaturüberwachung des Treibers 30 vorgesehen werden. Auch eine Überwachung der Kollektor-Emitter-Spannung U_CE und/oder des Kollektor-Stroms I_C auf Maximalwerte I_Cmax oder Minimalwerte I_Cmin kann vorgesehen sein. Auf diese Weise läßt sich z. B. die Kollektor-Emitter-Spannung U_CE auf einen Maximalwert U_CEmax begrenzen. Weiterhin kann auf diese Weise im Falle eines Kurzschlusses der Kollektor-Strom I_C auf einen Maximalwert I_Cmax begrenzt oder der IGBT ganz abgeschaltet werden, wenn der Kollektor-Strom I_C einen vorgegebenen Grenzwert I_Cmax überschreitet.
In diesem Zusammenhang können selbstverständlich auch Meldesignale erzeugt werden, die über das Interface 86 weitergeleitet werden.
Das Interface 86 kann in ebenfalls an sich bekannter Weise zum Zwecke der Potentialtrennung über Optokoppler an den Mikrocontroller 32 angeschlossen werden. Vom Mikrocontroller 32 emp fängt das Interface 86 die entsprechenden Steuersignale und liefert an den Eingang 83 der Ablaufsteuerung 84 Signale für den Umschalter S₂, der den IGBT in den Zustand "Ein" oder "Aus" bringt.
Die Ablaufsteuerung 84 hat im Rahmen der vorliegenden Erfindung mehrere Aufgaben, die über die im Stand der Technik bekannten Aufgaben hinausgehen.
Die Ablaufsteuerung 84 steuert je nach Zustand des Mikrocontrollers 32 die Endstufe 88 an, damit diese dem Steueranschluß des Leistungstransistors bzw. des IGBTs einen positiven oder einen negativen Strom liefert.
Die Ablaufsteuerung 84 gewährleistet ferner, daß die dU_CE/dt-Regelung und die dI_C/dt-Regelung nie gleichzeitig arbeiten und entsprechend dem jeweiligen zeitlichen Verlauf bzw. der jeweiligen Transiente jeweils nur eine der beiden Regelungen aktiviert ist. Die beiden Regelungen können sich somit nicht gegenseitig beeinflussen. Störungen im Kollektor-Strom I_C während der dU_CE/dt-Regelung bzw. Störungen der Kollektor-Emitter-Spannung U_CE während der dI_C/dt-Regelung werden auf diese Weise wirksam unterdrückt. Die Spannungs- und Stromtransienten können somit unabhängig voneinander geregelt werden.
Die Ablaufsteuerung 84 gibt der Endstufe 88 über den Ausgang 85c die Information, in welchem Zustand (verriegelt oder entriegelt) sie sich befinden soll.
Die Ablaufsteuerung 84 minimiert ferner die Verzögerungszeiten, d. h. einerseits die Zeit zwischen dem Befehl des Mikrocontrol lers 32 "Ein" oder "Aus" und dem Auftreten der Strom- bzw. Spannungstransienten und andererseits die Zeit nach den Transienten und dem Erreichen der maximalen bzw. minimalen Eingangsspannung des Leistungstransistors.
Prinzipiell kann die Ablaufsteuerung 84 schließlich beim Auftreten eines Kurzschlusses oder eines andere Fehlers den Leistungstransistor selbsttätig geregelt abschalten oder eine Fehlermeldung über das Interface 86 an den Mikrocontroller liefern.
In den Blöcken 72, 74 und 76 regelt die dU_CE/dt-Regelung die Spannungstransiente dU_CE/dt auf den Wert aus, der vom Sollwert [dU_CE/dt] eingestellt ist. Die Größe dieses Sollwertes [dU_CE/dt] kann, wie bereits erwähnt, mit Hilfe eines Widerstandes eingestellt werden. Der Istwert dU_CE/dt wird zweckmäßigerweise mit Hilfe eines Kondensators ermittelt. Dieser wird vorzugsweise mit dem einen Anschluß am Kollektor des Leistungstransistors und mit dem anderen Anschluß am niederohmigen Eingang der ersten Differenzierstufe 72 des Treibers 30 angeschlossen.
Die erste Regelstufe 76 arbeitet streng genommen als Begrenzer. Der Leistungstransistor wird während der Spannungstransienten dU_CE/dt mit einem Konstantstrom angesteuert, der so groß ist, daß ohne Regelung der Sollwert geringfügig, d. h. z. B. etwa 10% bis 20% überschritten würde. Mit der Regelung wird die Transiente dU_CE/dt auf den eingestellten Sollwert begrenzt. Dieses Regelprinzip ist sehr vorteilhaft, weil die Übergänge von der dU_CE/dt-Regelung auf die dI_C/dt-Regelung einfacher und sauberer abgelösen können.
Eine weitere wesentliche Eigenschaft der ersten Regelstufe 76 ist, daß im Regelkreis eine inverse Korrekturschaltung eingesetzt wird, die die nichtlineare Übertragungscharakteristik des Leistungstransistors linearisiert (vgl. dazu weiter unten die Beschreibung zu den 8 und 9). Dadurch ergibt sich auch bei niedrigen Kollektor-Emitter-Spannungen eine gute Regelung. Die Verwendung der Linearisierung ist für die vorliegende Erfindung von besonderer Bedeutung und kann auch ohne die übrigen Merkmale der Erfindung eingesetzt werden.
Für die dI_C/dt-Regelung in den Blöcken 78, 80 und 82 gilt sinngemäß dasselbe, was vorstehend zu der dU_CE/dt-Regelung in den Blöcken 72, 74 und 76 dargestellt wurde. Auch hier wird der Sollwert dI_C/dt in der zweiten Sollwertstufe 80 vorzugsweise über einen Widerstand eingestellt. Die Istwerterfassung kann vorzugsweise über eine parasitäre Induktivität erfolgen. Ein zusätzlicher Stromsensor kann verwendet werden, ist jedoch im allgemeinen nicht erforderlich.
Für die Endstufe 88 wird schließlich im Gegensatz zu Ansteuerung nach dem Stand der Technik zusätzlich zum niederohmigen Ausgangszustand mit zwei festen Spannungen für den "Ein"- und den "Aus"-Zustand eine stromgesteuerte Stromendstufe während der transienten Phasen eingesetzt, die entsprechend der oben genannten Kriterien verriegelt werden kann. Auch hier handelt es sich um einen wesentlichen Aspekt der Erfindung, der auch in Alleinstellung, d. h. ohne die anderen Merkmale der Erfindung, verwendet werden kann. Die Verwendung einer Stromendstufe während des Schaltvorganges der Leistungstransistoren bzw. einer Spannungsendstufe im stationären Schaltzustand der Leistungstransistoren hat mehrere Vorteile:
Zunächst sind die Spannungs- und Stromtransienten vom Eingangsstrom und nicht von der Eingangsspannung des Leistungstransistors, bspw. des IGBT, abhängig. Deswegen werden keine zusätzlichen Bauelemente zwischen dem Ausgang des Treibers 30 und dem Steuereingang des IGBT benötigt (vgl. oben das Netzwerk 2 bzw. 2a und 2b in den 1A, 1B und 1C).
Weiterhin wird die Stabilität der geregelten Schaltung des Treibers 30 erheblich verbessert.
Weiterhin macht man von der Tatsache Gebrauch, daß im allgemeinen Ströme schneller zu verarbeiten sind als Spannungen.
Schließlich wird durch die Verwendung einer Stromendstufe während des Schaltvorganges und einer Spannungsendstufe außerhalb des Schaltvorganges erreicht, daß Fehlschaltungen des jeweils stationär geschalteten Leistungstransistors in Serienschaltungen derartiger Leistungstransistoren vermieden werden (vgl. dazu weiter unten zu 12).
5 zeigt ein Schaltbild eines Ausführungsbeispiels für die Umschalter S₁ und S₂ in der Ablaufsteuerung 84 (4).
Bei der Schaltung gemäß 5 bilden Transistoren T₁ bis T₆ den Umschalter S₁ und führen entsprechend die Ströme ΔI_dU/dt und ΔI_dI/dt, die von den Regelstufen 76 bzw. 82 geliefert werden. Die Ausgänge der Differenzverstärker T₃/T₄ und T₅/T₆ werden mit entsprechender Verknüpfung auf zwei als Schalter arbeitende Differenzverstärker T₇/T₈ und T₉/T₁₀ geführt, die dem Umschalter S₂ entsprechen. Die Schaltspannung U_on/off für die Differenzverstärker T₇/T₈ und T₉/T₁₀ wird vom Interface 86 gebildet und an ent sprechende Eingänge 83a und 83b geliefert. Die Spannung U_on/off schaltet Ströme I_on oder I_off an die Ausgänge 85a und 85b zur Endstufe 88 durch.
Die beiden Differenzverstärker T₃/T₄ und T₅/T₆ müssen schnell und sauber im Schaltvorgang umgeschaltet werden. Angesteuert werden diese durch einen weiteren Differenzverstärker T₁/T₂, der mit einer Spannung U_schalt geschaltet wird. Die Transistoren T₁ und T₂ sind mit ihren Emittern gemeinsam an eine Stromquelle I₀ geschaltet. Die Kollektoren sind über gleich große Widerstände R₀ mit einer Eingangsklemme U_H2 verbunden. Eine weitere Eingangsklemme U_H1 führt über eine Diode D₁ zum Kollektor des Transistors T₁ sowie den Basen der Transistoren T₃ und T₆. Der Kollektor des Transistors T₂ ist mit den Basen der Transistoren T₄ und T₅ verbunden. Zwischen den Kollektoren der Transistoren T₁ und T₂ herrscht eine Spannungsdifferenz von ΔU.
Die Diode D₁ sei zunächst außer Betracht gelassen. Zu Beginn des Schaltvorganges betrage U_schalt z. B. 1 V, und die Ausgangsspannung ΔU am Differenzverstärker T₁/T₂ sei positiv. Beim Einschalten des IGBT fließt zunächst der Strom I_dI/dt durch die Transistoren T₅ und T₇. Es gilt I_on = I_dI/dt. Wird nun beim Einschaltvorgang (3C) der Umschaltzeitpunkt t₂' erkannt, so wird die Spannung U_schalt z. B. auf –1 V geschaltet, und es gilt I_on – I_dU/dt. Beim Ausschaltvorgang (3D) gilt zunächst I_off = I_dU/dt und nach dem Umschaltzeitpunkt t₅' gilt I_off = I_dI/dt, so daß ein korrekter Wechsel zwischen den beiden Regelungen vorliegt.
Die Diode D₁ hat folgende Funktion:
Wird das Basispotential des Transistors T₁ schnell angehoben, so fließt ein parasitärer Fehlstrom, verursacht durch parasitäre Kapazitäten durch den Kollektor des Transistors T₁. Damit die Potentialänderung an diesem Kollektor nicht um mehr als etwa 60 mV absinken kann, wird mit D₁ und den angelegten, oben erwähnten Spannungen U_H1 und U_H2 die Spannung ΔU geklammert.
Im wesentlichen sind somit drei Punkte entscheidend, die zu einer Optimierung des Schaltverhaltens des Umschalters S₁ führen:
Als erstes ist wichtig, daß die kritischen Differenzverstärker T₃/T₄ und T₅/T₆ differenziell angesteuert werden. Zweitens ist wichtig, daß die Spannung ΔU so klein wie möglich gehalten werden kann. Drittens ist schließlich wichtig, daß die Diode D₁ die Spannung ΔU klammert.
6 zeigt in weiteren Einzelheiten die Regelung des zeitlichen Verlaufs der Kollektor-Emitter-Spannung U_CE, insbesondere von deren erster zeitlicher Ableitung dU_CE/dt. Die in 6 dargestellten Elemente entsprechen der nichtlinearen Schaltung NL innerhalb der ersten Regelstufe 76 von 4.
In 6 erkennt man eine Differenzierstufe 91, zu der zwei Leitungen 90 und 92 führen. Auf der Leitung 90 liegt ein der Spannungstransienten dU_CE/dt entsprechendes Istsignal und auf der Leitung 92 ein der Spannungstransienten dU_CE/dt entsprechendes Sollsignal an.
Am Ausgang des Subtrahierers 91 ist somit über eine Leitung 94 ein Differenzsignal abnehmbar, das der Differenz zwischen Ist wert und Sollwert entspricht. Das Differenzsignal wird als Stromsignal I_dU erzeugt.
Dieses Differenzsignal I_dU gelangt nun über die Leitung 94 auf eine Kennlinienstufe 96. Die Kennlinienstufe 96 hat eine Charakteristik, wonach für negative Eingangswerte I_dU ein konstanter Wert eines Ausgangssignals ΔI_dU erzeugt wird, während für positive Eingangsgrößen I_dU eine linear auf Null abnehmende und dort verbleibende Ausgangsgröße ΔI_dU erzeugt wird.
Das vorerwähnte Ausgangssignal ΔI_dU gelangt über eine Leitung 98 von der Kennlinienstufe 96 auf eine Differenzierstufe 106.
Zur anderweitigen Ansteuerung der Differenzierstufe 106 wird über eine Leitung 100 ein der Kollektor-Emitter-Spannung U_CE entsprechendes Signal zugeführt und auf eine Linearisierungsstufe 102 geleitet. Im dargestellten Ausführungsbeispiel hat die Linearisierungsstufe 102 einen liegend-parabolischen Verlauf, so daß aus der Eingangsgröße U_CE eine degressiv sich vermindernde Ausgangsgröße ΔI_UCE gebildet wird. Diese Ausgangsgröße ΔI_UCE wird über eine Leitung 104 der Differenzierstufe 106 als zweite Eingangsgröße zugeführt.
In der Differenzierstufe 106 wird somit das Ausgangssignal ΔI_dU/dt gebildet und auf einer Leitung 108 abgegeben und dann der Ablaufsteuerung 84 (4) zugeführt. Die Blöcke 96, 102 und 106 bilden somit zusammen die nichtlineare Stufe NL in der ersten Regelstufe 76 von 4.
Das Regelprinzip der in 6 dargestellten Schaltung ist wie folgt:
Von dem auf der Leitung 90 anliegenden Istwertsignal wird im Subtrahierer 91 das auf der Leitung 92 zugeführte Sollwertsignal abgezogen. Ist diese Differenz positiv, so reduziert sich das Ausgangssignal ΔI_dU am Ausgang der Kennlinienstufe 96. Dadurch verkleinert sich gleichfalls ΔI_dU/dt am Ausgang der Differenzierstufe 106. Auf diese Weise reduziert sich schließlich der Gate-Strom I_G im IGBT auf den erforderlichen Wert.
Der Regler arbeitet somit als Begrenzer. Dieses Reglerprinzip hat den Vorteil, daß beim Wechsel von der dU_CE/dt-Regelung auf die dI_C/dt-Regelung bzw. umgekehrt die beiden Regelungen einander nicht stören.
7 zeigt eine bevorzugt verwendete Schaltung für das Blockschaltbild gemäß 6.
Die Eingangsspannung U_CE erzeugt einen Strom durch einen Kondensator C_U, der proportional zur ersten zeitlichen Ableitung dU_CE/dt, d. h. zur Spannungstransiente ist. Dieser Strom fließt beim Ausschaltvorgang vom Kondensator C_U über eine Diode D₃ nach Masse. Beim Einschaltvorgang hingegen fließt der Strom vom Kondensator C_U über einen Transistor T_12a, der zusammen mit einem Transistor T_12b und der bereits erwähnten Diode D₃ einen Gleichrichter bildet. Für das Ist-Stromsignal gilt: IIst = CU·|dUCE/dt|
Dieser Strom I_Ist wird mit dem Sollwert-Stromsignal I_soll verglichen. Ist der Strom I_Ist betragsmäßig größer als der Strom I_soll, so fließt die Differenz durch die Diode D₂ und reduziert den Mutterstrom I₀, der der Schaltung gemäß 7 aus der Versorgungsspannung U_B zugeführt wird.
In 7 erkennt man ferner, daß das Stromsignal ΔI_dU vom Kollektor eines Transistors T₁₁ abnehmbar ist, dessen Emitter an die Diode D₂ angeschlossen ist.
8 zeigt ein Ersatzschaltbild zur grundsätzlichen Erläuterung der Funktion der Linearisierungsstufe 102 (6). Der in 8 gezeigte Block mit den Anschlüssen 98 und 111 entspricht den Blöcken 102 und 106 in 6. 9 zeigt dazu ein Schaltbild für ein Ausführungsbeispiel einer derartigen Linearisierungsstufe 102 zusammen mit der Differenzierstufe 106.
In 8 sind mit 110, 111 und 112 die Kollektor-, Gate- bzw. Emitter-Klemmen eines IGBT 114 angedeutet.
Während die linke Hälfte von 8 die Beschaltung des IGBT 114 mit der Linearisierungsstufe 102, der Differenzierstufe 106 und der Endstufe 88 zeigt, ist in der rechten Hälfte von 7 das Ersatzschaltbild der linken Hälfte dargestellt, in der gleiche Elemente mit gleichen Bezugszeichen, jedoch unter Hinzufügung eines Apostrophs bezeichnet sind.
Während der Spannungstransienten dU_CE/dt bleibt die Gate-Spannung am IGBT 114 konstant. Dies bezeichnet man als "Miller-Plateau". Der gesamte Eingangsstrom I_G fließt dann über die Kapazität C_CG ab und bestimmt zusammen die Spannungstransiente dU_CE/dt. Die Kapazität C_CG setzt sich überwiegend aus einer Sperrschichtkapazität zusammen und ist daher von der Kollektor-Emitter-Spannung U_CE abhängig. Es gilt der Zusammenhang:
Der Faktor k ist vom Leistungstransistor-Typ abhängig, jedoch relativ unabhängig (< 10%) von der Temperatur und der Exemplarstreuung. Die Spannungstransiente dU_CE/dt ist von der Größe des Eingangsstroms I_G und nicht von der Eingangsspannung abhängig. Dies ist ebenfalls ein Grund dafür, daß im Gegensatz zu Ansteuerungen nach dem Stand der Technik, in der eine Spannungsquelle am Treiberausgang vorhanden ist, bei der erfindungsgemäßen Ansteuerung die Strom-Endstufe 88 eingesetzt wird.
Die Linearisierungsstufe 102 zusammen mit der Differenzierstufe 106 beinhaltet eine nichtlineare Schaltung. Diese benötigt die Größe der Kollektor-Emitter-Spannung U_CE und muß der Übertragungsfunktion
gehorchen.
In 8 ist, wie erwähnt, in der linken Hälfte der IGBT 114 mit separater Linearisierung und in der rechten Hälfte der durch die Linearisierung modifizierte IGBT 114' als Ersatzschaltbild dargestellt. Dieser besitzt eine konstante Kollektor-Gate-Kapazität C_CG'. Mit dieser Kapazität C_CG' ergibt sich bei einem konstanten Gate-Strom I_G' ein ebenfalls konstantes dU_CE/dt.
Die nichtlineare Schaltung für die Linearisierungsstufe 102 und die Differenzierstufe 106 läßt sich vorzugsweise nach dem von Gilbert beschriebenen sogenannten "translinearen Prinzip" realisieren. Nähere Einzelheiten dazu finden sich im Aufsatz von Gilbert, Barrie, "Translinear circuits: An historical overview", Boston, MA, 1996, Seiten 95 bis 118, sowie in der US 6,104,244 A1 .
Vorteilhaft bei Anwendung des translinearen Prinzips ist, daß mit minimaler Anzahl von Bauelementen ohne Verwendung von Rückkopplungen (Stabilitätssicherheit) und nur durch Verarbeitung von Strömen (hohe Grenzfrequenz) das gewünschte Übertragungsverhalten erreicht werden kann.
Die in 9 dargestellte Schaltung zeigt einen Transistor T₁₃, der von Betriebsspannung U_B über einen Mutterstrom I₀ führende Stromquelle nach Masse geschaltet ist. Die Basis-Emitter-Strecke des Transistors T₁₃ ist von der Kollektor-Basis-Strecke eines Transistors T₁₄ überbrückt, der in einer Kaskade über einen weiteren Transistor T₁₅ mit Masse verbunden ist.
Ein weiterer Transistor T₁₆ liegt mit seinem Kollektor an der Betriebsspannung U_S und ist an seinem Emitter mit einem der Kollektor-Emitter-Spannung U_CE entsprechenden Signal (Strom 119) beschaltet. Die Basis des Transistor T₁₆ ist mit der Basis des Transistors T₁₃ verbunden, wobei dieser Verbindungspunkt an die Leitung 98 angeschlossen ist.
Vom Emitter des Transistors T₁₆ führt eine Leitung zur Basis eines Transistors T₁₇, der kollektorseitig an die Betriebsspannung U_B angeschlossen ist, während sein Emitter über einen in Kaskade geschalteten Transistor T₁₈ an die Leitung 108 angeschlossen ist. Die Basen der Transistoren T₁₅ und T₁₈ sind miteinander verbunden. Sie liegen auf einem Potential U₀ über Masse.
Die in 9 dargestellte Schaltung ist nach dem translinearen Prinzip aufgebaut. Der Eingangsstrom ΔI_dU ist gleich der Summe der Ströme in den Basen der Transistoren T₁₃ und T₁₆ sowie dem Kollektorstrom des Transistors T₄. Der Mutterstrom I₀ sei als konstant angenommen. Der Strom 119 ist, wie bereits erwähnt, als proportional zur Kollektor-Emitter-Spannung U_CE des IGBT zu betrachten.
Aus dem Spannungsumlauf mit den Basis-Emitter-Spannungen der sechs identischen Transistoren T₁₃ bis T₁₈ ergibt sich bei Vernachlässigung der Basisströme die gesuchte Beziehung:
In der Praxis hat sich gezeigt, daß sich durch die Einführung der nichtlinearen Schaltung gemäß 9 die Regelabweichung auch bei sehr niedriger Kollektor-Emitter-Spannung U_CE auf Werte von < als 10% bringen läßt.
10 zeigt in einer Darstellung sehr ähnlich derjenigen von 6 das Prinzip der Regelung des Kollektor-Stroms I_C.
Auch hier werden einem Subtrahierer 121 auf Leitungen 120 und 122 ein Istwert oder ein Sollwert zugeführt. Am Ausgang des Subtrahierers 121 liegt auf einer Leitung 124 ein Differenzsignal als Stromsignal I_dI. Dieses wird einer Kennlinienstufe 126 zugeführt.
Im Gegensatz zur Kennlinie der Kennlinienstufe 96 in 6 ist der Verlauf der Kennlinie in der Kennlinienstufe 126 gemäß 10 für positive Werte des Eingangssignals I_dI so, daß der Wert des Ausgangssignals ΔI_dI von einem konstanten Wert zunächst auf Null, dann aber über Null hinaus weiter ins Negative abfällt.
Das Ausgangssignal ΔI_dI liegt auf einer Leitung 128 an, die zu einer Differenzierstufe 136 führt.
Über eine Leitung 130 wird ein dem Kollektorstrom I_C entsprechendes Signal einer Linearisierungsstufe 132 zugeführt. Hier handelt es sich um einen Teil der Linearisierungsstufe, die in 4 innerhalb der zweiten Regelstufe 82 mit NL bezeichnet war. Die Kennlinie innerhalb der Linearisierungsstufe 132 ist anders als die Kennlinie in der Linearisierungsstufe 102 gemäß 6. Sie ist nämlich Teil einer nach unten geöffneten Parabel.
Am Ausgang der Linearisierungsstufe 132 liegt ein Stromsignal ΔI_IC an, das ebenfalls der Differenzierstufe 136 zugeführt wird. An deren Ausgang, d. h. auf einer Leitung 138 liegt dann das Regelsignal ΔI_dI/dt an.
Das Prinzip der Regelung gemäß 10 entspricht demjenigen der Regelung gemäß 6.
Die Istwert-Erfassung für den Kollektorstrom I_C (vgl. Block 78 in 4) kann vorzugsweise mit Hilfe einer parasitären Induktivität L_P vorgenommen werden (die weiter unten in 14 mit L_E1 bezeichnet ist).
Die nichtlinearen Eigenschaften des IGBTs während der Stromtransienten dI_C/dt beim Ein- und Ausschaltvorgang können wie folgt beschrieben werden:
Analog zur dU_CE/dt-Regelung werden die Stufen 132 und 136 eingesetzt, deren Übertragungsverhalten identische Struktur besitzt. Es muß gelten:
Diese nichtlineare Schaltung zu dieser Übertragungsfunktion sollte ebenfalls nach dem oben erwähnten translinearen Prinzip von Gilbert realisiert werden.
Meßergebnisse haben gezeigt, daß beim Einsatz der dI_C/dt-Regelung die Überspannung beim Ausschaltvorgang, die sich aus dem Produkt von dI_C/dt und der gesamten parasitären Induktivität im Zwischenkreis zusammensetzt, von 30% auf weniger als 5% reduziert wird. Deswegen ist eine zusätzliche Überspan nungsbegrenzung als Funktionsblock in diesen Fällen entbehrlich.
11 zeigt eine praktische Teil-Ausführung der in 10 dargestellten Struktur (vgl. die in 7 abgebildete praktische Ausführungsform der Regelstruktur gemäß 6).
Bei der Schaltung gemäß 11 wird der Spannungsabfall an der parasitären Induktivität an den in 14 mit (2) und (7) bezeichneten Klemmen abgegriffen. Die Klemme (2) ist in 11 dargestellt. Der Spannungsabfall wird über einen Widerstand R_I in einen Strom umgewandelt, der bei positiver Spannung über Transistoren T₂₁ und T₂₂ sowie eine Diode D₆ sowie bei negativer Spannung über einen Transistor T₂₀ in den Strom I_Ist umgewandelt wird. Von diesem Strom wird der Strom I_soll abgezogen. Ist der Differenzstrom größer als Null, so fließt dieser an dem dem Subtrahierer 121 entsprechenden Knoten der Schaltung weiter über eine Diode D₅ und reduziert den Mutterstrom I₀ und folglich auch den Strom ΔI_dI, der über die Leitung 124 zur Differenzierstufe 136 geführt wird.
In 12 ist veranschaulicht, daß ein Problem auftreten kann, wenn zwei Leistungshalbleiter in Serienschaltung verwendet werden und an den Mittelabgriff eine induktive Last L angelegt ist.
Bei der Schaltung gemäß 12 sei angenommen, daß der unten eingezeichnete Leistungshalbleiter eingangsseitig über eine Stromquelle SQ₁ angesteuert wird, die einer Stromendstufe entsprechen mag. Dann fließt über die Kapazität C_CG zwischen Kollektor und Gate dieses Leistungshalbleiters ein Strom, mit der Folge, daß sich am Anschluß des induktiven Verbrauchers L ein Spannungsanstieg dU/dt bemerkbar macht. Dieser Spannungsanstieg dU/dt kann sich hinsichtlich der Kapazität C_GE zwischen Gate und Emitter des oberen Leistungshalbleiters auswirken, sofern dieser ebenfalls über eine Stromquelle SQ₂ angesteuert wird. Es kann dann nämlich zu einem unerwünschten Umschalten des oberen Leistungshalbleiters kommen, der an sich im stationären Betrieb befindlich sein sollte.
Um diesem unerwünschten Effekt zu begegnen, ist erfindungsgemäß vorgesehen, die Endstufe so auszubilden, daß sie nur während des Schaltvorganges, d. h. während der Transienten, als Stromendstufe wirkt, außerhalb dieses Schaltvorganges jedoch als Spannungsendstufe.
13 zeigt ein praktisches Ausführungsbeispiel einer Stromendstufe 88.
Die Stromendstufe 88 hat im Gegensatz zu Endstufen nach dem Stand der Technik mit niederohmigem Ausgang den wesentlichen Vorteil, daß die Stabilität der Ansteuerschaltung erhöht wird, und daß zusätzliche Bauelemente (vgl. 1B und 1C) zwischen dem Ausgang des Treibers 30 und dem Steueranschluß des Leistungstransistors entfallen können.
Beim Ausführungsbeispiel gemäß 13 ist eine Endstufe 88 dargestellt, deren Stromverstärkung zwischen 15 und 20 liegt. Sie besitzt die Stromeingänge I_on und I_off entsprechend den Eingängen 87a und 87b der Endstufe 88 aus 4. Sie besitzt ferner einen Stromausgang I_G entsprechend dem Ausgang 89 in 4.
Bei der Schaltung gemäß 13 arbeiten Transistoren T₂₃ bis T₂₆ sowie T₃₂ bis T₃₅ als sogenannte "Widlar"-Stromquelle. Damit ein guter Kompromiß zwischen Grenzfrequenz und Linearität vorliegt, sollten nicht mehr als drei Ausgangstransistoren in einem Stromspiegel verwendet werden. Das Widerstandsverhältnis R₁/R₂ und R₃/R₄ sollte nicht größer als 6 werden. Damit der Miller-Effekt eliminiert wird, werden den Endstufentransistoren T₂₄ bis T₂₆ bzw. T₃₃ bis T₃₅ die Transistoren T₂₇ und T₃₁ in Basisschaltung aufgesetzt. Dioden D₇ bis D₁₀ verhindern, daß die Transistoren T₂₇ bis T₃₁ sättigen.
Die Grenzfrequenz der Endstufe 88 für den Einschaltvorgang des IGBT kann vergrößert werden, indem der Transistor T₂₆ und der zugehörige Widerstand R₂ weggelassen werden. Die Gesamtverstärkung der Endstufe 88 kann dann mit dem Widerstandsverhältnis R₅/R₆ korrigiert werden. Kritisch ist nur, daß die Verlustleistung des Transistors T₂₈ schnell die maximal erlaubte überschreiten kann.
Schließlich zeigt 14 noch eine weitere praktische Ausführungsform einer erfindungsgemäßen Vorrichtung in Form eines Blockschaltbildes.
Man erkennt den Treiber 30', der im wesentlichen dem Treiber 30 gemäß der vorstehenden Beschreibung entspricht. Er enthält folglich eine erste Regelstufe 76', eine zweite Regelstufe 82', eine Ablaufsteuerung 84' sowie eine Endstufe 88'.
In 14 ist auch veranschaulicht, wie die verschiedenen Steuer- und Regelstufen 76' und 82' ihre jeweiligen Eingangssignale beziehen. So ist die erste Regelstufe 76' über eine Kapazität C_U an den Emitter zweier in einem IGBT-Modul 140 zusammengefaßter IGBTs angeschlossen, derart, daß die Kapazität C_U eine zeitliche Ableitung der dort anstehenden Kollektor-Emitter-Spannung U_CE vornimmt. Die Spannung U_CE selbst wird der Regelstufe 76' über einen Widerstand R_U zugeführt.
In entsprechender Weise erhält die zweite Regelstufe 82' ihr Eingangssignal über einen Widerstand R_I, der an den Emitter des unteren IGBT angeschlossen ist.
Das IGBT-Modul 140 wird typischerweise bei einem Umrichter zur Motoransteuerung zum Einsatz gebracht. Es enthält mindestens zwei als Halbbrücke geschaltete IGBTs oder auch sechs derartige IGBTs mit entsprechenden Freilaufdioden als Vollbrücke. Neben den drei Hauptanschlüssen "Zwischenkreis" (Anschluß 3), "Motor" (Anschluß 1) und "Masse" (Anschluß 2) in einem Strang stehen vier Anschlüsse (Anschlüsse 4 bis 7) zum Anschluß der zwei benötigten Treibere zur Verfügung. Die Spannungen U_LE1 und U_LE2, meßbar an dem jeweiligen Emitter (1 oder 2) und Hilfsemitter (5 oder 7) sind proportional zur Ableitung des Kollektorstroms und werden zur Istwert-Erfassung verwendet. Diese Signale können daher bspw. als Eingangssignale für die Schaltung gemäß 11 verwendet werden. In der Treiberschaltung werden die Spannungen U_LE1 und U_LE2 direkt im Eingang in den Strom I_Ist umgewandelt.
Die Schaltung des Treibers 30 braucht nur mit einer positiven Spannungsquelle versorgt zu werden. Die negative Betriebsspannung kann mit geschalteten Kondensatoren realisiert werden. Deswegen bietet sich der Anschluß des High-Side-Treibers im Bootstrap-Verfahren an, damit eine Hochvolt-Technologie vermieden werden kann. Dieses Verfahren gehört zum Stand der Technik bei der Spannungsversorgung der High-Side-Treiber in Umrichtern und braucht daher im vorliegenden Zusammenhang nicht nochmals erläutert zu werden.

Claims

Verfahren zum Ein- und Ausschalten von Leistungshalbleitern (1), bei dem eine über dem Leistungshalbleiter (1) abfallende Spannung (U_CE; U_DS) sowie ein durch den Leistungshalbleiter (1) fließender Strom (I_C; I_D) erfasst und deren zeitliche Verläufe während des Schaltvorganges geregelt werden, wobei die Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) und die Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) zueinander zeitversetzt erfolgen, dadurch gekennzeichnet, dass die beiden Regelkreise zur Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) bzw. zur Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) jeweils eine Korrekturschaltung (NL; 96, 102, 106; 126, 132, 136) umfassen, die die nichtlineare Übertragungscharakteristik des Leistungshalbleiters (1) linearisiert.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Leistungshalbleiter (1) ein Transistor (16, 18, 20) verwendet wird.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass als Transistor (16, 18, 20) ein Insulated Gate Bipolar Transistor (IGBT) (114) verwendet wird.
Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Spannung die Kollektor-Emitter-Spannung (U_CE) des Transistors (16, 18, 20) ist.
Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass der Strom der Kollektor-Strom (I_C) des Transistors (16, 18, 20) ist.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass als Transistor ein MOS-FET-Transistor (44, 50) verwendet wird.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Spannung die Drain-Source-Spannung (U_DS) des MOS-FET-Transistors (44, 50) ist.
Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass der Strom der Drain-Strom (I_D) des MOS-FET-Transistors (44, 50) ist.
Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der zeitliche Verlauf der Spannung (U_CE; U_DS) die erste zeitliche Ableitung der Spannung (dU_CE/dt; dU_DS/dt) ist.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der zeitliche Verlauf des Stroms (I_C; I_D) die erste zeitliche Ableitung des Stroms (dI_C/dt; dI_D/dt) ist.
Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass beim Einschalten des Leistungshalbleiters (1) zunächst der zeitliche Verlauf des Stroms (I_C; I_D) und dann der zeitliche Verlauf der Spannung (U_CE; U_DS) geregelt wird.
Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass im Wesentlichen beim Erreichen eines Maximalwertes des Stroms (I_C; I_D) von der Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) auf die Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) umgeschaltet wird.
Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass im Wesentlichen beim Abfall des zeitlichen Verlaufs des Stroms (I_C; I_D) um einen vorbestimmten Betrag von der Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) auf die Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) umgeschaltet wird.
Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass im Wesentlichen bei einem Abfall der Spannung (U_CE; U_DS) um einen vorbestimmten Betrag von der Regelung des zeitlichen Ver laufs des Stroms (I_C; I_D) auf die Regelung des zeitlichen Verlaufs der Spannung (U_CE, U_DS) umgeschaltet wird.
Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass im Wesentlichen bei einem Abfalls des zeitlichen Verlaufes der Spannung (U_CE; U_DS) um einen vorbestimmten Betrag, insbesondere dann, wenn die erste zeitliche Ableitung der Kollektor-Emitter-Spannung (|dU_CE/dt|) einen vorbestimmten positiven Grenzwert überschreitet, von der Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) auf die Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) umgeschaltet wird.
Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass im Wesentlichen beim Erreichen eines vorbestimmten Wertes der Gate-Emitter-Spannung (U_CE) eines als Leistungshalbleiter (1) verwendeten IGBTs (114) von der Regelung des zeitlichen Verlaufs des Stroms (I_C) auf die Regelung des zeitlichen Verlaufs der Spannung (U_CE) umgeschaltet wird.
Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass im Wesentlichen bei einem Abfall des zeitlichen Verlaufs der Gate-Emitter-Spannung (U_CE) eines als Leistungshalbleiter (1) verwendeten IGBTs (114) um einen vorbestimmten Betrag von der Regelung des zeitlichen Verlaufs des Stroms (I_C) auf die Regelung des zeitlichen Verlaufs der Spannung (U_CE) umgeschaltet wird.
Verfahren nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, dass im Wesentlichen beim Erreichen eines vorbestimmten Wertes der Gate-Source-Spannung (U_CS) eines als Leistungshalbleiter (1) verwendeten MOS-FETs (44, 50) von der Regelung des zeitlichen Verlaufs des Stroms (I_D) auf die Regelung des zeitlichen Verlaufs der Spannung (U_DS) umgeschaltet wird.
Verfahren nach einem der Ansprüche 11 bis 16 und 18, dadurch gekennzeichnet, dass im Wesentlichen bei einem Abfalls des zeitlichen Verlaufs der Gate-Source-Spannung (U_DS) eines als Leistungshalbleiter (1) verwendeten MOS-FETs (44, 50) um einen vorbestimmten Betrag von der Regelung des zeitlichen Verlaufs des Stroms (I_D) auf die Regelung des zeitlichen Verlaufs der Spannung (U_DS) umgeschaltet wird.
Verfahren nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass beim Ausschalten des Leistungshalbleiters (1) zunächst der zeitliche Verlauf der Spannung (U_CE; U_DS) und dann der zeitliche Verlauf des Stroms (I_C; I_D) geregelt wird.
Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass im Wesentlichen beim Erreichen eines vorgegebenen Wertes der Spannung (U_CE; U_DS) von der Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) auf die Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) umgeschaltet wird.
Verfahren nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass im Wesentlichen beim Abfall des zeitlichen Verlaufs der Spannung (U_CE; U_DS) um einen vorbestimmten Betrag von der Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) auf die Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) umgeschaltet wird.
Verfahren nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass im Wesentlichen bei einem Abfall des Stroms (I_C; I_D) um einen vorbestimmten Betrag von der Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) auf die Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) umgeschaltet wird.
Verfahren nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, dass im Wesentlichen bei einem Abfall des Betrags des zeitlichen Verlaufes des Stroms (I_C; I_D) um einen vorbestimmten Betrag, insbesondere dann, wenn die erste zeitliche Ableitung des Kollektorstroms (dI_C/dt) einen vorbestimmten negativen Grenzwert unterschreitet oder der Betrag der ersten zeitlichen Ableitung des Kollektorstroms (|dI_C/dt|) einen vorbestimmten positiven Grenzwert überschreitet, von der Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) auf die Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) umgeschaltet wird.
Verfahren nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass im Wesentlichen beim Erreichen eines vorbestimmten Wertes der Gate-Emitter-Spannung (U_CE) eines als Leistungshalbleiter (1) verwendeten IGBTs (114) von der Regelung des zeitlichen Verlaufs der Spannung (U_CE) auf die Regelung des zeitlichen Verlaufs des Stroms (I_C) umgeschaltet wird.
Verfahren nach einem der Ansprüche 20 bis 25, bei dem die erste zeitliche Ableitung der Gate-Emitter-Spannung (dU_CE/dt) eines als Leistungshalbleiter (1) verwendeten IGBTs (114) zunächst mit negativem Wert, dann mit deutlich kleinerem Betrag verläuft und schließlich einen vorbestimmten Wert unterschreitet, dadurch gekennzeichnet, dass im Zeitpunkt dieses Überschreitens von der Regelung des zeitlichen Verlaufs der Spannung (U_CE) auf die Regelung des zeitlichen Verlaufs des Stroms (I_C) umgeschaltet wird.
Verfahren nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass im Wesentlichen beim Erreichen eines vorbestimmten Wertes der Gate-Source-Spannung (U_DS) eines als Leistungshalbleiter (1) verwendeten MOS-FETs (44, 50) von der Regelung des zeitlichen Verlaufs der Spannung (U_DS) auf die Regelung des zeitlichen Verlaufs des Stroms (I_D) umgeschaltet wird.
Verfahren nach einem der Ansprüche 20 bis 24, bei dem die erste zeitliche Ableitung der Gate-Source-Spannung (dU_DS/dt) eines als Leistungshalbleiter (1) verwendeten MOS-FETs (44, 50) zunächst mit negativem Wert, dann mit deutlich kleinerem Betrag verläuft und schließlich einen vorbestimmten Wert unterschreitet, dadurch gekennzeichnet, dass im Zeitpunkt dieses Unterschreitens von der Regelung des zeit lichen Verlaufs der Spannung (U_DS) auf die Regelung des zeitlichen Verlaufs des Stroms (I_D) umgeschaltet wird.
Verfahren nach einem der Ansprüche 1 bis 28, dadurch gekennzeichnet, dass zum Regeln des zeitlichen Verlaufs der Spannung (U_CE; U_DS) ein einem Sollwert des zeitlichen Verlaufs der Spannung ([dU_CE/dt]; [dU_DS/dt]) entsprechendes Signal (I_soll) und ein einem Istwert des zeitlichen Verlaufs der Spannung (dU_CE/dt; dU_DS/dt) entsprechendes Signal (I_ist) gebildet werden, dass diese Signale (I_soll, I_ist) miteinander verglichen werden, dass deren Differenz (I_st – I_soll) mit einem Bezugswert (0) verglichen wird, dass bei Überschreiten des Bezugswertes (0) die Differenz (I_ist – I_soll) als Regelsignal (ΔI_dU) weiterverarbeitet wird, und dass bei Unterschreiten des Bezugswertes (0) ein Nullsignal als Regelsignal (ΔI_dU) weiterverarbeitet wird.
Verfahren nach einem der Ansprüche 1 bis 29, dadurch gekennzeichnet, dass zum Regeln des Stroms (I_C; I_D) ein einem Sollwert des zeitlichen Verlaufs des Stroms ([dI_C/dt]; [dI_D/dt]) entsprechendes Signal (I_soll) und ein einem Istwert des zeitlichen Verlaufs des Stroms (dI_C/dt; dI_D/dt) entsprechendes Signal (I_ist) gebildet werden, dass diese Signale (I_soll, I_ist) miteinander verglichen werden, dass deren Differenz (I_ist – I_soll) mit eine Bezugswert (0) verglichen wird, dass bei Überschreiten des Bezugswertes (0) die Differenz (I_ist – I_soll) als Regelsignal (ΔI_dI) weiterverarbeitet wird, und dass bei Unterschreiten des Bezugswerts (0) ein Nullsignal als Regelsignal (ΔI_dI) weiterverarbeitet wird.
Verfahren nach Anspruch 29 oder 30, dadurch gekennzeichnet, dass die Sollwerte ([dU_CE/dt], [dI_C/dt]; [dU_DS/dt], [dI_D/dt]) einstellbar sind.
Verfahren nach einem der Ansprüche 1 bis 31, dadurch gekennzeichnet, dass zum Regeln des zeitlichen Verlaufs der Spannung (U_CE; U_DS) ein einem Sollwert des zeitlichen Verlaufs der Spannung ([dU_CE/dt]; [dU_DS/dt]) entsprechendes Signal (I_soll) und ein einem Istwert des zeitlichen Verlaufs der Spannung (dU_CE/dt; dU_DS/dt) entsprechendes Signal (I_soll) und ein einem Istwert des zeitlichen Verlaufs der Spannung (dU_CE/dt; dU_DS/dt) entsprechendes Signal (I_ist) miteinander verglichen werden, dass deren Differenz (I_ist – I_soll) mit einem Bezugswert (0) verglichen wird, dass bei Überschreiten des Bezugswertes (0) die Differenz (I_ist – I_soll) als Regelsignal (ΔI_dU) weiterverarbeitet wird, und dass das Regelsignal (ΔI_dU) nichtlinear umgeformt wird.
Verfahren nach einem der Ansprüche 1 bis 31, dadurch gekennzeichnet, dass zum Regeln des zeitlichen Verlaufs der Stroms (I_C; I_D) ein einem Sollwert des zeitlichen Verlaufs des Stroms ([dI_C/dt]; [dI_D/dt]) entsprechendes Signal (I_soll) und ein einem Istwert des zeitlichen Verlaufs des Stroms (dI_C/dt; dI_D/dt) entsprechendes Signal (I_ist) gebildet werden, dass diese Signale (I_ist, I_ist) miteinander verglichen werden, dass deren Differenz (I_ist – I_soll) mit einem Bezugswert (0) verglichen wird, dass bei Überschreiten des Bezugswertes (0) die Differenz (I_ist – I_soll) als Regelsignal (ΔI_dI) weiterverarbeitet wird, und dass das Regelsignal (ΔI_dI) nichtlinear umgeformt wird.
Verfahren nach einem der Ansprüche 1 bis 33, dadurch gekennzeichnet, dass die Spannung (U_CE; U_DS) auf einen vorbestimmten Grenzwert (U_CEmax; U_DSmax) begrenzt wird.
Verfahren nach einem der Ansprüche 1 bis 34, dadurch gekennzeichnet, dass der Strom (I_C; I_D) bei eingeschaltetem Leistungshalbleiter (1) auf einen vorbestimmten Grenzwert (I_Cmax; I_Dmax) begrenzt wird.
Verfahren nach einem der Ansprüche 1 bis 35, dadurch gekennzeichnet, dass der Leistungshalbleiter (1) ausgeschaltet wird, wenn der Strom (I_C; I_D) einen vorbestimmten Grenzwert (I_Cmax, I_Dmax) überschreitet.
Verfahren nach einem der Ansprüche 1 bis 36, dadurch gekennzeichnet, dass der Leistungshalbleiter (1) mittels einer Endstufe (88) angesteuert wird, und dass die Endstufe (88) mindestens zeitweise als Stromendstufe betrieben wird.
Verfahren nach Anspruch 37, dadurch gekennzeichnet, dass die Endstufe im Wesentlichen während des Schaltvorganges als Stromendstufe betrieben wird.
Verfahren nach Anspruch 37 oder 38, dadurch gekennzeichnet, dass die Endstufe (88) außerhalb des Schaltvorganges als Spannungsendstufe betrieben wird.
Verfahren nach Anspruch 38 oder 39, dadurch gekennzeichnet, dass der Leistungshalbleiter (1) mittels der Stromendstufe während des Schaltvorganges über einen geregelten Eingangsstrom zwischen zwei festen Zuständen hin- und hergeschaltet wird.
Verfahren nach Anspruch 39 oder 40, dadurch gekennzeichnet, dass der Leistungshalbleiter (1) beim Übergang in einen Zustand "Aus" von der Stromendstufe niederohmig und mit fester Spannung angesteuert wird.
Verfahren nach Anspruch 41, dadurch gekennzeichnet, dass die Stromendstufe im Wesentlichen bei Annäherung an einen Minimalwert des Stromes (I_Cmin; I_Dmin) um einen vorbestimmten Betrag von einem hochohmigen Ausgangswiderstand zu einem niederohmigen Ausgangswiderstand mit fester Ausgangsspannung wechselt.
Verfahren nach Anspruch 41 oder 42, dadurch gekennzeichnet, dass die Stromendstufe im Wesentlichen bei einem Abfall des Betrages des zeitlichen Verlaufes des Stroms (I_C; I_D) um einen vorbestimmten Betrag von einem hochohmigen Ausgangswiderstand zu einem niederohmigen Ausgangswiderstand mit fester Ausgangsspannung wechselt.
Verfahren nach einem der Ansprüche 41 bis 43, dadurch gekennzeichnet, dass die Stromendstufe im Wesentlichen bei einem Abfall der Gate-Emitter-Spannung (U_CE) eines als Leistungshalbleiter (1) verwendeten IGBTs (114) um einen vorbestimmten Betrag von einem hochohmigen Ausgangswiderstand zu einem niederohmigen Ausgangswiderstand mit fester Ausgangsspannung wechselt.
Verfahren nach einem der Ansprüche 41 bis 44, dadurch gekennzeichnet, dass die Stromendstufe im Wesentlichen bei einem Abfall der Drain-Source-Spannung (U_DS) eines als Leistungshalbleiter (1) verwendeten MOS-FETs (40, 50) um einen vorbestimmten Betrag von einem hochohmigen Ausgangswiderstand zu einem niederohmigen Ausgangswiderstand mit fester Ausgangsspannung wechselt.
Verfahren nach einem der Ansprüche 39 bis 45, dadurch gekennzeichnet, dass der Leistungshalbleiter (1) beim Übergang in einen Zustand "Ein" von der Stromendstufe niederohmig und mit fester Spannung angesteuert wird.
Verfahren nach Anspruch 46, dadurch gekennzeichnet, dass die Stromendstufe im Wesentlichen bei Annäherung an einen Minimalwert der Spannung (U_CEmin; U_DSmin) um einen vorbestimmten Betrag von einem hochohmigen Ausgangswiderstand zu einem nie derohmigen Ausgangswiderstand mit fester Ausgangsspannung wechselt.
Verfahren nach Anspruch 46 oder 47, dadurch gekennzeichnet, dass die Stromendstufe im Wesentlichen bei einem Abfall des Betrages des zeitlichen Verlaufes der Spannung (U_CE; U_DS) um einen vorbestimmten Betrag von einem hochohmigen Ausgangswiderstand zu einem niederohmigen Ausgangswiderstand mit fester Ausgangsspannung wechselt.
Verfahren nach einem der Ansprüche 46 bis 48, dadurch gekennzeichnet, dass die Stromendstufe im Wesentlichen bei einem Anstieg der Gate-Emitter-Spannung (U_CE) eines als Leistungshalbleiter (1) verwendeten IGBTs (114) um einen vorbestimmten Betrag von einem hochohmigen Ausgangswiderstand zu einem niederohmigen Ausgangswiderstand mit fester Ausgangsspannung wechselt.
Verfahren nach einem der Ansprüche 46 bis 49, dadurch gekennzeichnet, dass die Stromendstufe im Wesentlichen bei einem Anstieg der Gate-Source-Spannung (U_DS) eines als Leistungshalbleiter (1) verwendeten MOS-FETs (44, 50) um einen vorbestimmten Betrag von einem hochohmigen Ausgangswiderstand zu einem niederohmigen Ausgangswiderstand mit fester Ausgangsspannung wechselt.
Vorrichtung zum Schalten von Leistungshalbleitern, mit Mitteln zum Erfassen einer über dem Leistungshalbleiter (1) abfallenden Spannung (U_CE; U_DS) sowie eines durch den Leistungshalbleiter fließenden Stroms (I_C; I_D), und mit einem Regler zum Regeln der zeitlichen Verläufe der Spannung (U_CE; U_DS) und des Stroms (I_C; I_D) während des Schaltvorganges, wobei im Regler die Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) und die Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) zueinander zeitversetzt erfolgt, dadurch gekennzeichnet, dass die beiden Regelkreise zur Regelung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) bzw. zur Regelung des zeitlichen Verlaufs des Stroms (I_C; I_D) jeweils eine Korrekturschaltung (NL; 96, 102, 106; 126, 132, 136) umfassen, die die nichtlineare Übertragungscharakteristik des Leistungshalbleiters (1) linearisiert.
Vorrichtung nach Anspruch 51, dadurch gekennzeichnet, dass der Leistungshalbleiter ein Transistor (16, 18, 20) ist.
Vorrichtung nach Anspruch 52, dadurch gekennzeichnet, dass der Transistor (16, 18, 20) ein Insulated Gate Bipolar Transistor (IGBT) (114) ist.
Vorrichtung nach Anspruch 52 oder 53, dadurch gekennzeichnet, dass die Spannung die Kollektor-Emitter-Spannung (U_CE) des Transistors (16, 18, 20) ist.
Vorrichtung nach einem der Ansprüche 52 bis 54, dadurch gekennzeichnet, dass der Strom der Kollektor-Strom (I_C) des Transistors (16, 18, 20) ist.
Vorrichtung nach Anspruch 52, dadurch gekennzeichnet, dass der Transistor ein MOS-FET-Transistor (44, 50) ist.
Vorrichtung nach Anspruch 56, dadurch gekennzeichnet, dass die Spannung die Drain-Source-Spannung (U_DS) des MOS-FET-Transistors (44, 50) ist.
Vorrichtung nach Anspruch 56 oder 57, dadurch gekennzeichnet, dass der Strom der Drain-Strom (I_D) des MOS-FET-Transistors (44, 50) ist.
Vorrichtung nach einem der Ansprüche 51 bis 58, dadurch gekennzeichnet, dass der zeitliche Verlauf der Spannung (U_CE; U_DS) die erste zeitliche Ableitung der Spannung (dU_CE/dt; dU_DS/dt) ist.
Vorrichtung nach einem der Ansprüche 51 bis 59, dadurch gekennzeichnet, dass der zeitliche Verlauf des Stroms (I_C; I_D) die erste zeitliche Ableitung des Stroms (dI_C/dt; dI_D/dt) ist.
Vorrichtung nach einem der Ansprüche 51 bis 60, dadurch gekennzeichnet, dass ein Treiber (30,30') mit einer Ablaufsteuerung (84) vorgesehen ist, und dass die Ablaufsteuerung (84) beim Einschalten des Leistungshalbleiters (1) zunächst den zeitlichen Verlauf des Stroms (IC; I_D) und dann den zeitlichen Verlauf der Spannung (U_CE; U_DS) regelt.
Vorrichtung nach einem der Ansprüche 51 bis 61, dadurch gekennzeichnet, dass ein Treiber (30, 30') mit einer Ablaufsteuerung (84) vorgesehen ist, und dass die Ablaufsteuerung (84) beim Ausschalten des Leistungshalbleiters (1) zunächst den zeitlichen Verlauf der Spannung (U_CE; U_DS) und dann den zeitlichen Verlauf des Stroms (I_C; I_D) regelt.
Vorrichtung nach Anspruch 61 oder 62, dadurch gekennzeichnet, dass Schaltmittel (72–82; 90–108; 120–138) zum Erfassen und Bewerten des zeitlichen Verlaufs der Spannung (U_CE; U_DS) und des Stroms (I_C; I_D) und zum Bilden von aus der Bewertung abgeleiteten Steuersignalen (ΔI_dU/dt; ΔI_dI/dt; U_schalt, U_On/Off) vorgesehen sind, und dass die Ablaufsteuerung (84) aufweist: a) einen ersten Ausgang (85a) zum Einschalten des Leistungshalbleiters (1); b) einen zweiten Ausgang (85b) zum Ausschalten des Leistungshalbleiters (1); c) einen ersten Umschalter (S1) über den den Ausgängen (85a, 85b) ein der Regelabweichung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) oder ein der Regelabweichung des zeitlichen Verlaufs des Stroms (I_C; I_D) entsprechendes Regelsignal zuführbar ist, wobei der erste Umschalter (S1) in Abhängigkeit von den Steuersignalen (U_schalt) betätigbar ist; d) einen zweiten Umschalter (S2), über den der eine (85a) oder der andere (85b) Ausgang mit dem ersten Umschalter (S1) verbindbar ist, wobei der zweite Umschalter (S2) ebenfalls in Abhängigkeit von den Steuersignalen (U_On/Off) betätigbar ist.
Vorrichtung nach Anspruch 63, dadurch gekennzeichnet, dass der Treiber (30, 30') zur Bewertung des zeitlichen Verlaufs der Spannung (U_CE; U_DS) und des Stroms (I_C; I_D) Differenzierstufen (72, C_U, 78, L_E1, L_E2) zur Bildung der ersten zeitlichen Ableitung der Spannung (dU_CE/dt; dU_CS/dt) bzw. des Stroms (dI_C/dt; dI_D/dt) aufweist.
Vorrichtung nach Anspruch 63 oder 64, dadurch gekennzeichnet, dass der Treiber (30, 30') zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Regelstufen (76, 82) mit einem Subtrahierer (91; 121) zur Bildung eines Vergleiches zwischen einem Sollwert und einem Istwert des zeitlichen Verlaufs der Spannung (U_CE; U_DS) bzw. des Stroms (I_C; I_D) aufweist.
Vorrichtung nach einem der Ansprüche 63 bis 65, dadurch gekennzeichnet, dass der Treiber (30, 30') zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Regelstufen (76) mit einer Kennlinienstufe (96) aufweist, die für ein negatives Eingangssignal (I_dU) ein konstantes Ausgangssignal (ΔI_dU) und für ein positives Eingangssignal (I_dU) ein von dem konstanten Wert auf Null abfallendes und dort verbleibendes Ausgangssignal (ΔI_dU) erzeugt.
Vorrichtung nach einem der Ansprüche 63 bis 66, dadurch gekennzeichnet, dass der Treiber (30, 30') zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Regelstufen (82) mit einer Kennlinienstufe (126) aufweist, die für ein negatives Eingangssignal (I_dI) ein konstantes Ausgangssignal (ΔI_dI) und für ein positives Eingangssignal (I_dI) ein von dem konstanten Wert über den Wert Null hinaus abfallendes Ausgangssignal (ΔI_dI) erzeugt.
Vorrichtung nach einem der Ansprüche 63 bis 67, dadurch gekennzeichnet, dass der Treiber (30, 30') zum Bilden von aus der Bewertung abgeleiteten Steuersignalen Dividierstufen (106, 136) aufweist.
Vorrichtung nach den Ansprüchen 64, 65, 66 und 67, dadurch gekennzeichnet, dass im Signalfluss die Differenzierstufen (72, 78), die Subtrahierer (91, 121), die Kennlinienstufen (96, 126) und die Dividierstufen (106, 136) hintereinander angeordnet sind.
Vorrichtung nach einem der Ansprüche 63 bis 69, dadurch gekennzeichnet, dass der Treiber (30, 30') die Korrekturschaltung (NL; 96, 102, 106; 126, 132, 136) mit einer Linearisierungsstufe (102, 132) aufweist.
Vorrichtung nach Anspruch 70, dadurch gekennzeichnet, dass die Linearisierungsstufe (102, 132; T₁₃–T₁₆) nach dem Gilbert'schen translinearen Prinzip aufgebaut ist.
Vorrichtung nach einem der Ansprüche 63 bis 71, dadurch gekennzeichnet, dass der erste Umschalter (S1) durch Transistoren (T₁–T₆) gebildet wird, deren Basen mittels einer Klammerschaltung (D₁) auf einem konstanten Potential haltbar sind.
Verfahren zum drehzahlvariablen Betreiben einer Asynchronmaschine mit einem Umrichter, der durch Ein- und Ausschalten von Leistungshalbleitern eine frequenzvariable 3-Phasen-Spannung erzeugt, dadurch gekennzeichnet, dass die Leistungshalbleiter nach einem Verfahren gemäß einem der Ansprüche 1 bis 50 ein- und ausgeschaltet werden.
Drehzahlvariable Asynchronmaschine mit einem Umrichter zum Erzeugen einer frequenzvariablen 3-Phasen-Spannung, dadurch gekennzeichnet, dass der Umrichter gemäß einem der Ansprüche 51 bis 72 ausgebildet ist.
Verfahren zum Betreiben einer Zündschaltung für Ottomotoren, bei dem durch Ein- und Ausschalten von Leistungshalbleitern aus einer Eingangs-Gleichspannung eine Ausgangs-Pulsspannung zur Zündung erzeugt wird, dadurch gekennzeichnet, dass die Leistungshalbleiter nach einem Verfahren gemäß einem der Ansprüche 1 bis 50 ein- und ausgeschaltet werden.
Zündschaltung für Ottomotoren, die durch Ein- und Ausschalten von Leistungshalbleitern aus einer Eingangs-Gleichspannung eine Ausgangs-Pulsspannung zur Zündung erzeugt, dadurch gekennzeichnet, dass sie gemäß einem der Ansprüche 51 bis 72 ausgebildet ist.
Schaltnetzteil, das durch Ein- und Ausschalten von Leistungshalbleitern aus einer Eingangs-Gleichspannung eine Ausgangs-Gleichspannung erzeugt, dadurch gekennzeichnet, dass es gemäß einem der Ansprüche 51 bis 72 ausgebildet ist.
Power-Factor-Controller, der durch Ein- und Ausschalten von Leistungshalbleitern aus einer Eingangs-Gleichspannung eine Ausgangs-Gleichspannung erzeugt, dadurch gekennzeichnet, dass er gemäß einem der Ansprüche 51 bis 72 ausgebildet ist.