DE10060124A1 - Verfahren zum Betrieb eines Datenverarbeitungssystems - Google Patents

Verfahren zum Betrieb eines Datenverarbeitungssystems

Info

Publication number
DE10060124A1
DE10060124A1 DE2000160124 DE10060124A DE10060124A1 DE 10060124 A1 DE10060124 A1 DE 10060124A1 DE 2000160124 DE2000160124 DE 2000160124 DE 10060124 A DE10060124 A DE 10060124A DE 10060124 A1 DE10060124 A1 DE 10060124A1
Authority
DE
Germany
Prior art keywords
internal
memory
data
bit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2000160124
Other languages
English (en)
Inventor
Werner Pfatteicher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE2000160124 priority Critical patent/DE10060124A1/de
Publication of DE10060124A1 publication Critical patent/DE10060124A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Betrieb eines Datenverarbeitungssystems mit einer Speicheranordnung, über die interne und externe Lese- und Schreibzugriffe für die zu schreibenden bzw. auszulesenden Daten geführt werden, wobei die Daten sowohl in Lese- als auch in Schreibrichtung jeweils in einem Schattenspeicher (SSE, SSA) ablegbar sind. Vor einem internen Lesen wird ein Umschaltbit gesetzt, welches ein Kopieren des Inhalts des Originalspeichers (SA) in den Schattenspeicher (SSA) für das interne Lesen veranlasst, und nach dem internen Lesen wird das Umschaltbit gelöscht. Vor einem internen Schreiben wird eine HOLD-Anforderung gesetzt, wobei mit einem Rücksetzen des HOLD-Bits der Inhalt des Schattenspeichers (SSE) in den Originalspeicher (SE) für das interne Schreiben kopiert wird.

Description

Die Erfindung betrifft ein Verfahren zum Betrieb eines Daten­ verarbeitungssystems, insbesondere für Automatisierungsgeräte zur Steuerung und/oder Regelung einer technischen Anlage.
Es ist beispielsweise aus der EP 0 375 194 B1 bekannt, dass ein Datenverarbeitungssystem mit einem so genannten Dual- Port-RAM versehen ist, über das die Lese- und Schreibzugriffe für die abzuspeichernden bzw. auszulesenden Daten geführt und diese Daten in vorgegebenen Speicherbereichen des Dual-Port- RAMs gespeichert werden können. Es ist hieraus weiterhin be­ kannt, dass sowohl in Lese- als auch in Schreibrichtung je­ weils ein Schattenspeicher für die transportierten Daten vor­ handen ist, so dass eventuell gleichzeitige Lese- und/oder Schreibzugriffe im Datenverarbeitungssystem möglich sind.
Bei einer solchen Anordnung sollen im Datenspeicher, z. B. beim internen Lesen des Eingabespeichers, auch über große transportierte Datenmengen die Daten konsistent gehalten werden und dabei sollten auch die externen Schreibzugriffe nicht verzögert werden. Ebenso muss auch die Datenkonsistenz beim internen Schreiben gewährleistet werden und die externen Lesezugriffe sollten sich auch hier nur in geringem Maße verzögern.
Bei ebenfalls an sich bekannten Anordnungen mit einem Dual- Port-Speicher ohne Schattenspeicher ist dieser in zwei Be­ reiche unterteilt, nämlich den Eingabespeicher und den Aus­ gabespeicher. Für das interne Lesen des Ausgabespeichers wurde hier ein Konsistenzbit deklariert, welches vor jedem internen Lesen zurückgesetzt werden musste. Bei jedem exter­ nen Schreibzugriff auf diesen Ausgabespeicher wurde dieses Bit gesetzt. Nach dem internen Lesen wurde dann das Bit abgefragt, wobei bei einem gesetzten Bit die Daten verworfen wurden und das Lesen wiederholt werden musste. Vor jedem internen Schreiben auf den Eingabespeicher musste eine so genannte HOLD-Anforderung gestellt werden und man musste auf deren Quittierung warten, so dass erst nach der Quittierung in den Eingabespeicher geschrieben werden konnte. Die HOLD- Anforderung musste danach sofort wieder weggenommen werden, um den externen Lesezugriff nicht für eine lange Zeit zu verzögern.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Daten­ verarbeitungssystem und ein Verfahren zur Verarbeitung von Daten nach der eingangs genannten Art so fortzubilden, dass eine einfache und kostengünstige Lösung mit einer hohen Datenkonsistenz ohne aufwendige Protokolle realisiert werden kann.
Gemäß der Erfindung ist ein Verfahren zum Betrieb eines Datenverarbeitungssystems der eingangs angegebenen Art mit einer Speicheranordnung weitergebildet, über die interne und externe Lese- und Schreibzugriffe für die zu schreibenden bzw. auszulesenden Daten geführt werden, wobei die Daten sowohl in Lese- als auch in Schreibrichtung jeweils in einem Schattenspeicher ablesbar sind. In vorteilhafter Weise wird gemäß der Erfindung vor einem internen Lesen in dem Daten­ verarbeitungssystem ein so genanntes Umschaltbit "Konsistenz" gesetzt, welches ein Kopieren des Inhalts des Original­ speichers in den Schattenspeicher für das interne Lesen ver­ anlasst, und nach dem internen Lesen wird das Umschaltbit ge­ löscht.
In vorteilhafter Weise ist auch der umgekehrte Weg auf ein­ fache Weise möglich, bei dem vor einem internen Schreiben eine HOLD-Anforderung gesetzt wird und mit dem Rücksetzen dieses HOLD-Bits in einer Pause der externen Zugriffe der Inhalt des Schattenspeichers in den Originalspeicher für das interne Schreiben veranlasst wird.
Durch die erfindungsgemäße Steuerung des Datenverkehrs über die Schattenspeicher wird somit eine einfache und kosten­ günstige Lösung mit einer automatisierten Sicherstellung einer hohen Datenkonsistenz für Datenmengen größer als 1 Byte ohne aufwendige Protokolle möglich. Es ist im einfachsten Fall eine Speicheranordnung ohne ein Dual-Port-RAM mit ledig­ lich unterschiedlichen Speichern anwendbar, bei der von einer Seite für das interne Schreiben nur beschrieben und von der anderen Seite für das externe Lesen nur gelesen werden kann. Es können dabei jedoch Datenblöcke von 1 bis n Byte geschrie­ ben werden, die dann von der Seite für das externe Lesen kon­ sistent gelesen werden müssen. Es dürfen somit von der Seite für das interne Schreiben keine Daten in den Originalspeicher geschrieben werden, wenn von der Seite für das externe Lesen gerade gelesen wird. Deshalb werden nach Ende des Schreibens von der Seite für das interne Schreiben in einer Pause, wenn die Seite für das externe Lesen nicht liest, die Daten vom Schattenspeicher für das interne Schreiben nach dem Original­ speicher übertragen.
Dadurch, dass vor dem internen Lesen das Umschaltbit "Konsis­ tenz" gesetzt wird und hardwaremäßig der Inhalt des Original­ speichers in den Schattenspeicher kopiert wird, kann mittels einer Verriegelung sichergestellt werden, dass die Daten im Originalspeicher konsistent sind. Nun kann beliebig lange der gesamte Datenbereich konsistent gelesen werden. Das externe Schreiben kann weiterhin, wie bisher, in den Originalspeicher erfolgen.
Wenn nach dem internen Lesen das Umschaltbit wieder gelöscht wird, gehen die internen Lesezugriffe bis zum erneuten Setzen des Umschaltbits ohne Konsistenzsicherung in den Original­ speicher für das interne Lesen.
Jeder interne Schreibzugriff geht jedoch auf den Schatten­ speicher für das interne Schreiben, so dass beliebig lange auf diesen Schattenspeicher zugegriffen werden kann. Mit dem Rücksetzen des HOLD-Bits werden, wie oben beschrieben, in einer Pause die externen Zugriffe vom Schattenspeicher für das interne Schreiben in den Originalspeicher für das interne Schreiben übertragen.
Diese und weitere Merkmale von bevorzugten Weiterbildungen der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung und den Zeichnungen hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen bei der Ausführungsform der Erfindung und auf anderen Gebieten verwirklicht sein und vorteilhafte sowie für sich schutzfähige Ausführungen darstellen können, für die hier Schutz beansprucht wird.
Die Erfindung wird anhand des in einer einzigen Figur der Zeichnung dargestellten Ausführungsbeispiels erläutert.
In der Figur ist in einer schematischen Darstellung eine Speicheranordnung für Daten in einem hier nicht näher er­ läuterten Datenverarbeitungssystem gezeigt, über die Schreib- und Lesezugriffe für die Daten sowohl intern als auch über ein externes Bussystem, wie z. B. einen Schieberegisterbus SRB, möglich sind.
Auf einer Seite, gemäß der linken Seite der Darstellung, erfolgt ein internes Schreiben über einen Schattenspeicher SSE in einen Originalspeicher SE. Die Datenübertragung zwi­ schen dem Schattenspeicher SSE und dem Originalspeicher SE auf der Seite für das interne Schreiben wird über eine HOLD- Anforderung gesteuert. Auf der anderen Seite erfolgt ein internes Lesen über einen Schattenspeicher SSA zu einem Originalspeicher SA. Die Datenübertragung zwischen dem Schattenspeicher SSA und dem Originalspeicher SA auf der Seite für das interne Lesen wird über ein Umschaltbit "Konsistenz" gesteuert.
Jeder interne Schreibzugriff geht zunächst auf den Schatten­ speicher SSE für das interne Schreiben, so dass beliebig lange auf diesen Schattenspeicher SSE zugegriffen werden kann. Mit dem Rücksetzen des HOLD-Bits werden in einer Pause die externen Zugriffe vom Schieberegisterbus SRB vom Schat­ tenspeicher SSE für das interne Schreiben in den Original­ speicher SE für das interne Schreiben übertragen. Die zuvor erwähnte HOLD-Anforderung sollte vor dem internen Schreiben immer gesetzt sein, wobei die Quittung auf diese Anforderung mit einer Ausnahme immer sofort gegeben wird und die Ausnahme z. B. dann gegeben ist, wenn zwischen der Rückflanke und dem erneuten Setzen der HOLD-Anforderung keine Pause zum Über­ tragen der beiden Speicherinhalte (SSE nach SE) gefunden wurde.
Eine Steuerung der Zugriffe für ein internes Lesen gemäß der rechten Seite der Figur erfolgt hierbei in vergleichbarer Weise wie beim beschriebenen Zugriff für das interne Schrei­ ben. Vor dem internen Lesen wurde ein Umschaltbit gesetzt, welches hardwaremäßig den Inhalt des Originalspeichers SA in den Schattenspeicher SSA kopiert. Es kann so mittels einer Verriegelung sichergestellt werden, dass die Daten im Origi­ nalspeicher SA konsistent sind. Nun kann beliebig lange der gesamte Datenbereich konsistent gelesen werden. Das externe Schreiben kann weiterhin, wie bisher, in den Originalspeicher erfolgen. Wenn nach dem internen Lesen das Umschaltbit wieder gelöscht wird, gehen die internen Lesezugriffe bis zum er­ neuten Setzen des Umschaltbits ohne Konsistenzsicherung in den Originalspeicher SA für das interne Lesen.

Claims (3)

1. Verfahren zum Betrieb eines Datenverarbeitungssystems mit einer Speicheranordnung, über die interne und externe Lese- und Schreibzugriffe für die zu schreibenden bzw. auszulesen­ den Daten geführt werden, wobei die Daten sowohl in Lese- als auch in Schreibrichtung jeweils in einem Schattenspeicher (SSE, SSA) ablegbar sind, dadurch gekennzeichnet, dass vor einem internen Lesen ein Umschaltbit gesetzt wird, wel­ ches ein Kopieren des Inhalts des Originalspeichers (SA) in den Schattenspeicher (SSA) für das interne Lesen veranlasst, und dass nach dem internen Lesen das Umschaltbit gelöscht wird.
2. Verfahren zum Betrieb eines Datenverarbeitungssystems mit einer Speicheranordnung, über die interne und externe Lese- und Schreibzugriffe für die zu schreibenden bzw. auszulesen­ den Daten geführt werden, wobei die Daten sowohl in Lese- als auch in Schreibrichtung jeweils in einem Schattenspeicher (SSE, SSA) ablegbar sind, oder nach Anspruch 1, dadurch gekennzeichnet, dass vor einem internen Schreiben eine HOLD-Anforderung gesetzt wird, wobei mit einem Rücksetzen des HOLD-Bits der Inhalt des Schattenspeichers (SSE) in den Ori­ ginalspeicher (SE) für das interne Schreiben kopiert wird.
3. Software-Modul für eine Datenverarbeitungsanlage zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Software- Modul so aufgebaut ist, dass programmgesteuert ein Setzen oder Rücksetzen des HOLD-Bits und/oder des Umschaltbits bewirkt wird.
DE2000160124 2000-12-04 2000-12-04 Verfahren zum Betrieb eines Datenverarbeitungssystems Ceased DE10060124A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000160124 DE10060124A1 (de) 2000-12-04 2000-12-04 Verfahren zum Betrieb eines Datenverarbeitungssystems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000160124 DE10060124A1 (de) 2000-12-04 2000-12-04 Verfahren zum Betrieb eines Datenverarbeitungssystems

Publications (1)

Publication Number Publication Date
DE10060124A1 true DE10060124A1 (de) 2002-06-13

Family

ID=7665672

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000160124 Ceased DE10060124A1 (de) 2000-12-04 2000-12-04 Verfahren zum Betrieb eines Datenverarbeitungssystems

Country Status (1)

Country Link
DE (1) DE10060124A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217744A (zh) * 2021-12-14 2022-03-22 山东产研鲲云人工智能研究院有限公司 使用影子寄存器的efuse储存内容分发方法及设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375194B1 (de) * 1988-12-19 1995-08-23 Advanced Micro Devices, Inc. RAM mit doppelten Ein/Ausgängen

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0375194B1 (de) * 1988-12-19 1995-08-23 Advanced Micro Devices, Inc. RAM mit doppelten Ein/Ausgängen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MICHNA, B.: Statisches Dual-Port-RAM reduziert Schaltungsaufwand in Mikroprozessorsystemen. In: Elektronik Informationen, Nr. 12-1985, S. 64, 65 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114217744A (zh) * 2021-12-14 2022-03-22 山东产研鲲云人工智能研究院有限公司 使用影子寄存器的efuse储存内容分发方法及设备

Similar Documents

Publication Publication Date Title
DE2523414C3 (de) Hierarchische Speicheranordnung mit mehr als zwei Speicherstufen
DE3909896C2 (de)
DE69031658T2 (de) Vorrichtung und verfahren für instandhaltung von cache/zentralspeicherkonsistenz
DE3011552A1 (de) Datenverarbeitungsanlage mit einem hauptspeicher sowie wenigsten einem datenprozessor mit zugeordnetem adressenumformer
DE2339636C2 (de) Einrichtung zur Adressierung eines schreibbaren Mikroprogrammspeichers
DE2817431C2 (de) Speichereinrichtung mit auf Durchspeichern(store thru) beruhender Speicherhierarchie mit Teilspeicherung
DE2357168C2 (de) Schaltungsanordnung für einen Speichermodul
DE102006046417A1 (de) Datenverarbeitungssystem und Verfahren zum Extrahieren von Daten aus einem OneNAND-Flash-Speicher in ein RAM-Speicherbauelement
DE2115431A1 (de) Universalmodul zum Verbinden von Einheiten in Patenverarbeitungsanlagen
DE2241257A1 (de) Datenverarbeitende anlage
DE1524788C3 (de) Schaltungsanordnung zum Erkennen und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern
DE2432608C3 (de) Speicheranordnung fur eine Datenverarbeitungseinrichtung
WO2014079550A1 (de) VERFAHREN ZUR STEUERUNG EINES FLASH-SPEICHERS ZUR MASSENSPEICHERUNG, DER VON EINEM AN EINEN HOST ANSCHLIEßBAREN KOMMUNIKATIONSGERÄT UMFASST IST, UND COMPUTERPROGRAMMPRODUKT ZUR AUSFÜHRUNG DES VERFAHRENS
DE3123382C2 (de) Verfahren und Einrichtung zum Übertragen von Daten in einem Mehrprozessorsystem
DE10060124A1 (de) Verfahren zum Betrieb eines Datenverarbeitungssystems
DE1935945C3 (de) Taktsteuereinrichtung für mehrere Speicher und eine ihnen gemeinsame Fehlerkorrektureinrichtung
DE69924179T2 (de) Breitbandige Speicheranordnung mit Befehlsstapel und schmaler Ein- und Ausgabe
DE102005022019A1 (de) Sichere Verarbeitung von Daten
DE2952056B1 (de) Schreib- und Leseschaltung fuer einen Speicher mit wahlfreiem Zugriff
DE19741426C1 (de) Schaltungsanordnung zur Datenspeicherung
DE2523795C3 (de) Verfahren zum wiederholten Ausführen von Maschinenbefehlen durch eine festverdrahtete Steuerung in einer Verarbeitungseinheit einer Datenverarbeitungsanlage
DE112019006932T5 (de) Programmierbarer direct-memory-access-controller mitbeliebiger reihenfolge zur konfiguration von mehreren kernunabhängigen peripheriegeräten
DE2638703A1 (de) Elektronische speichervorrichtung
DE60314979T2 (de) Verfahren zur Aktualisierung eines nichtflüchtigen Speichers
EP1276116B1 (de) Verfahren zur Speicherung zusammengehöriger Datensätze

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection