DE10056943C1 - Oszillatorschaltung - Google Patents

Oszillatorschaltung

Info

Publication number
DE10056943C1
DE10056943C1 DE10056943A DE10056943A DE10056943C1 DE 10056943 C1 DE10056943 C1 DE 10056943C1 DE 10056943 A DE10056943 A DE 10056943A DE 10056943 A DE10056943 A DE 10056943A DE 10056943 C1 DE10056943 C1 DE 10056943C1
Authority
DE
Germany
Prior art keywords
circuit
oscillator
oscillator circuit
amplifier
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10056943A
Other languages
English (en)
Inventor
Johann Traub
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10056943A priority Critical patent/DE10056943C1/de
Priority to DE50103674T priority patent/DE50103674D1/de
Priority to EP01996922A priority patent/EP1336245B1/de
Priority to PCT/DE2001/004249 priority patent/WO2002041487A1/de
Application granted granted Critical
Publication of DE10056943C1 publication Critical patent/DE10056943C1/de
Priority to US10/440,781 priority patent/US6806785B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12034—Varactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Es ist eine Oszillatorschaltung mit einem Oszillatorkern (OC), welcher zwei Kapazitäten (D1, D1X) sowie zwei als Bonddraht ausgebildete Induktivitäten (L1, L1X) aufweist, und ein mit dem Oszillatorkern (OC) gekoppelter Entdämpfungsverstärker (EV) angegeben. Die Induktivitäten (L1, L1X) des bevorzugt abstimmbar ausgeführten Oszillatorkern (OC) sind mit je einem Anschluß mit einem Leadframe (LF) verbunden, auf welchem ein Chip (CH) angeordnet ist, der Oszillatorkern (OC) und Entdämpfungsverstärker (EV) umfaßt. Zur Kopplung von Oszillatorkern (OC) und Entdämpfungsverstärker (EV) ist bevorzugt eine Resonanztransformationsschaltung (TR) vorgesehen. Der angegebene Oszillator ist zur Anwendung im Mobilfunk bei hohen Anforderungen an das Phasenrauschen geeignet.

Description

Die vorliegende Erfindung betrifft eine Oszillatorschaltung.
Beispielsweise im Mobilfunk werden vollintegrierte spannungs­ gesteuerte Oszillatoren VCO, Voltage Controlled Oscillator, im Gigahertz-Bereich eingesetzt, an die hohe Anforderungen bezüglich Phasenrauschen gestellt werden. Zugleich besteht der Wunsch nach integrierten Schaltungen mit möglichst gerin­ gem Platzbedarf, Chips mit möglichst geringer Anzahl von An­ schluß-Pins sowie guten Eigenschaften bezüglich elektromagne­ tischer Verträglichkeit.
Integrierte VCO können beispielsweise als LC-Oszillatoren realisiert sein. Während die Integration der Resonanzkreiska­ pazitäten für derartige VCO verhältnismäßig einfach und mit geringem Chipflächenbedarf realisierbar ist, ist die Integra­ tion beziehungsweise Realisierung der Resonatorinduktivitäten verhältnismäßig aufwendig. Mögliche Realisierungen von Induk­ tivitäten sind beispielsweise spiralförmige Anordnungen, wel­ che beispielsweise auf einer integrierten Schaltung oder Lei­ terplatte angeordnet sind, aktive Induktivitäten, welche mit einer Kapazität und einer daran angeschlossenen Gyratorschal­ tung realisierbar sind, sowie die Nutzung eigentlich parasi­ tärer induktiver Eigenschaften von Bonddrähten. Als Faustfor­ mel gilt dabei, daß die Induktivität eines Bonddrahtes ca. 1 nH pro mm beträgt.
Der Vorteil von Bonddrähten als Induktivitäten in LC- Oszillatoren liegen dabei in der erreichbaren hohen Güte. Bei den Bonddrähten unterscheidet man Bonden von Pads, das heißt Kontaktstellen auf einem Chip, zu einem Pin, von einem Pad zu einem Trägerelement des Chips sowie von einem zu einem ande­ ren Pad des Chips.
In der Druckschrift "A 1.8-GHz CMOS Low-Phase-Noise Voltage- Controlled Oscillator with Prescaler", Jan Craninckx, M. Steyaert, IEEE Journal on Solid-State Circuits, Vol. 30, No. 12, 1995, Seiten 1474 bis 1482, ist die Implementierung eines VCO in einer PLL(Phase Locked Loop, Phasenregelschleife) an­ gegeben. Der VCO ist dabei als abstimmbarer LC-Oszillator ausgeführt. Als Induktivitäten im LC-Oszillator sind Bond­ draht-Induktivitäten vorgesehen. Diese Bonddraht- Induktivitäten sind dabei von einer Kontaktstelle des Chips zu einer anderen Kontaktstelle des Chips ausgeführt, was ei­ nen sehr großen Chip-Flächenbedarf erfordert.
Aus der Druckschrift "A packaged 1.1-GHz CMOS VCO with Phase Noise of -126 dBc/Hz at a 600-kHz Offset", Hung et al, IEEE Journal on Solid-State Circuits, Vol. 35, No. 1, 2000, Seiten 100 bis 103, ist ebenfalls ein spannungsgesteuerter Oszilla­ tor bekannt, bei dem zur Realisierung der Induktivität des LC-Oszillators eine Kombination eines auf dem Chip integrier­ ten spiralförmigen induktiven Elementes, mehrerer Bonddrähte vom Chip zu Pins, sowie Zwischenpins vorgesehen ist. Hierfür sind vier zusätzliche Pins am Chip erforderlich, zudem ergibt sich ein größerer Chipflächenbedarf sowie unerwünschte Si­ gnalkopplungen mit dem Gehäuse.
In dem Dokument "A 1.3 GHz Low-Phase Noise Fully Tuneable CMOS LC VCO", F. Svelto et al. IEEE Journal on Solid-State Circuits, Vol. 35, No. 3, 2000, Seiten 356 bis 361, ist eben­ falls ein spannungsgesteuerter LC-Oszillator angegeben. Auch hier sind Bonddraht-Induktivitäten vorgesehen, welche zusätz­ lich zu integrierten Induktivitäten die Induktivitäten des LC-Kerns ergeben. Auch diese Kombination führt zu einem hohen Chipflächen- und Pinbedarf der Anordnung.
Aufgabe der vorliegenden Erfindung ist es, eine Oszillator­ schaltung anzugeben, die einen geringen Chipflächenbedarf, eine hohe Güte sowie gute Phasenrauscheigenschaften aufweist.
Erfindungsgemäß wird die Aufgabe mit einer Oszillatorschal­ tung gelöst, aufweisend
  • - einen Oszillatorkern mit einer ersten Kapazität und einer zweiten Kapazität, und mit einer ersten Induktivität und ei­ ner zweiten Induktivität, die in einem ersten Schaltungskno­ ten mit je einer Kapazität verbunden sind und
  • - einen Entdämpfungsverstärker, der mit dem Oszillatorkern und mit einer Versorgungsspannungsquelle, die einen Versor­ gungs- und einen Bezugspotentialanschluß hat, gekoppelt ist,
  • - wobei Oszillatorkern und Entdämpfungsverstärker auf einem Halbleiterplättchen, das eine Vorder- und Rückseite hat, in­ tegriert sind und
  • - die erste und zweite Induktivität jeweils als Bonddraht ausgebildet sind und dabei jeweils mit einem ersten Anschluß mit an den ersten Schaltungsknoten angeschlossenen Kontakt­ stellen und mit einem zweiten Anschluß mit einem Träger, auf dem das Halbleiterplättchen mit seiner Rückseite befestigt ist, verbunden sind.
Das Halbleiterplättchen kann als Chip ausgebildet sein. Der Träger kann beispielsweise ein Teil eines Leadframe sein, auf dem das Halbleiterplättchen angeordnet ist. Auf dem Träger können außerhalb des Halbleiterplättchens Leiterbahnen ver­ laufen, mit denen die zweiten Anschlüsse der Bonddrähte ver­ bunden sein können. Der Träger kann eine Leiterplatte sein. Der Träger kann ein metallischer Träger sein. Der Träger kann ein weiteres Halbleiterplättchen sein. Der Träger kann mit dem Halbleiterplättchen, insbesondere mit dessen Substrat, großflächig elektrisch und/oder thermisch leitfähig verbunden sein.
Dabei sind keine zusätzlichen Bonddrähte erforderlich, da der Oszillatorkern mit der zumindest einen Induktivität ohnehin mit Versorgungs- und Bezugspotentialanschluß gekoppelt sein kann. Zudem sind keine zusätzlichen Pins am Chip erforder­ lich, da die Bonddraht-Induktivitäten nicht an Pins, sondern auf dem Träger angeschlossen sind, das heißt von einer Kontaktstelle auf dem Halbleiterplättchen, auch als Pad bezeich­ net, zu einem Trägerelement, auch als Die Pad bezeichnet, auf dem das Halbleiterplättchen befestigbar ist, führen.
Dieses Trägerelement oder Leadframe ist üblicherweise elek­ trisch mit dem Halbleitersubstrat eines Halbleiterplättchens verbunden, beispielsweise mit einem Leitkleber. Handelt es sich dabei um einen Chip mit p-Substrat, so sind Bonddrähte, welche auf dem Trägerelement elektrisch leitend angeschlossen sind, unmittelbar mit dem Bezugspotentialanschluß der Oszil­ latorschaltung verbunden, wenn wie in einer bevorzugten Aus­ führungsform der Erfindung das Halbleiterplättchen mit seiner Rückseite auf dem Leadframe angeordnet ist. Dabei können alle Bauelemente der Oszillatorschaltung, umfassend Oszillatorkern ohne Induktivitäten sowie Entdämpfungsverstärker, vollständig und monolithisch auf dem Chip integriert sein.
Die Bonddrähte stellen bei der Oszillatorschaltung für den LC-Oszillatorkern den induktiven Anteil zur Verfügung, der eigentlich bei Bonddrähten ein parasitärer induktiver Anteil ist. Diese parasitäre Induktivität der ohnehin zum Anschlie­ ßen der Oszillatorschaltung an Bezugs- und Versorgungspoten­ tial erforderlichen Bonddrähte wird demnach gemäß dem vorlie­ genden Prinzip in vorteilhafter Weise genutzt.
In einer bevorzugten Ausführung der Erfindung sind erste und zweite Induktivität mit ihren zweiten Anschlüssen jeweils an den Bezugspotentialanschluß der Oszillatorschaltung ange­ schlossen.
In einer weiteren, bevorzugten Ausführung der Erfindung hat der Chip ein p-dotiertes Substrat. Die Bonddrähte können dann an Pads auf der aktiven Vorderseite des Chips angeschlossen sein, während der Chip mit seiner Rückseite auf dem Leadframe befestigt sein kann.
Die Befestigung des Chips auf dem Leadframe erfolgt bevorzugt mit einem Klebstoff. Dieser Klebstoff kann elektrisch und/oder thermisch leitfähig sein.
In einer weiteren, bevorzugten Ausführungsform der Oszilla­ torschaltung ist zur Kopplung von Oszillatorkern und Entdämp­ fungsverstärker eine Resonanztransformationsschaltung vorge­ sehen, welche ein Paar von an den ersten Schaltungsknoten an­ geschlossenen Koppelkapazitäten umfaßt, die in einem zweiten Schaltungsknoten an je eine weitere Induktivität angeschlos­ sen sind.
An den zweiten Schaltungsknoten ist dabei der Entdämpfungs­ verstärker angeschlossen. Die Resonanztransformation bringt zum einen den Vorteil, daß der Oszillatorkern, der abstimmbar ausgeführt sein kann, einen niederohmigen Schaltungsteil mit einem Resonator hoher Güte realisiert, während mit Koppelka­ pazitäten und weiteren Induktivitäten, welche integriert sein können, ein Serienschwingkreis gebildet ist, der eine Reso­ nanztransformation vornimmt zwischen dem niederohmigen ersten Schaltungsknoten und dem hochohmigen zweiten Schaltungskno­ ten. Dies hat den Vorteil, daß der Entdämpfungsverstärker, der beispielsweise ein Differenzverstärker sein kann, an ei­ nen hochohmigen Schaltungsknoten angeschlossen ist.
Der Resonator im Oszillatorkern kann dabei als Parallelreso­ nator abstimmbar ausgeführt sein. Dieser kann den integrier­ ten Serienschwingkreis innerhalb seiner hohen Bandbreite fre­ quenzmäßig führen. Die weitere Induktivität kann direkt an den Versorgungspotentialanschluß angeschlossen sein, der Ent­ dämpfungsverstärker kann, beispielsweise über eine Stromquel­ le, an Bezugspotentialanschluß angeschlossen sein.
Die Resonanztransformation bewirkt weiter, daß am zweiten Schaltungsknoten eine höhere Amplitude eines oszillierenden Signals auftritt als am ersten Schaltungsknoten. Dort hat die geringere Schwingungsamplitude den Vorteil, daß die Kapazitäten des Oszillatorkerns, welche beispielsweise als abstimmba­ re Dioden ausgeführt sein können, aufgrund der geringen Am­ plitude nicht in einen leitenden Zustand treten.
Schließlich ermöglicht die beschriebene Oszillatorschaltung mit Resonanztransformationsschaltung, daß trotz der Indukti­ vitäten des Oszillatorkerns, welche unmittelbar an Bezugspo­ tentialanschluß angeschlossen sein können, NMOS- statt PMOS- Transistoren oder NPN- statt PNP-Transistoren im Entdämp­ fungsverstärker eingesetzt sein können. N-Kanal-MOS- Transistoren haben gegenüber P-Kanal-Transistoren den Vorteil der höheren Steilheit und damit einer größeren Verstärkung bei kleinerer Bauform. Bei bipolarer Schaltungsrealisierung, die ebenfalls möglich ist, haben npn- gegenüber pnp- Transistoren, ebenso wie NMOS- gegenüber PMOS-Transistoren bessere Hochfrequenzeigenschaften.
In einer weiteren vorteilhaften Ausführungsform der vorlie­ genden Erfindung weist der Entdämpfungsverstärker zumindest einen NMOS-Transistor auf. Ist der Entdämpfungsverstärker als Differenzverstärker ausgeführt, so können zwei NMOS- Transistoren, welche galvanisch kreuzgekoppelt sein können, vorgesehen sein. Die NMOS-Transistoren können dabei mit je einem Anschluß ihrer gesteuerten Strecken miteinander und über eine Stromquelle mit einem Bezugspotentialanschluß ver­ bunden sein.
In einer weiteren bevorzugten Ausführungsform der Oszillator­ schaltung sind die Kapazitäten im Oszillatorkern als Varak­ tordioden mit spannungsabhängigem Kapazitätswert ausgeführt. Diesen abstimmbaren Dioden kann dabei eine Steuerspannung zu­ führbar sein, beispielsweise an ihrem Anodenanschluß, mit der die Resonanzfrequenz des LC-Oszillatorkerns unter Bildung ei­ nes VCO einstellbar ist.
In einer weiteren bevorzugten Ausführungsform der Erfindung sind die Varaktordioden galvanisch über eine Kontaktstelle je an jeweils eine Induktivität angeschlossen. Die Kontaktstelle kann dabei ein Pad sein, an dem der Kathodenanschluß der Va­ raktordiode mit Bonddrähten elektrisch kontaktierbar ist.
In einer weiteren vorteilhaften Ausführungsform der vorlie­ genden Erfindung sind der Oszillatorkern und die Resonanz­ transformationsschaltung in symmetrischer Schaltungstechnik ausgebildet zur Führung von Differenzsignalen und der Ent­ dämpfungsverstärker zum Bereitstellen einer negativen Impe­ danz ist ein Differenzverstärker mit zwei in einer galvani­ schen Verbindung kreuzgekoppelten Transistoren. In einer der­ artigen symmetrischen Oszillatorschaltung sind Induktivität und Kapazität im Oszillatorkern jeweils doppelt vorgesehen, ebenso wie Koppelkapazität und weitere Induktivität. Der als Differenzverstärker ausgeführte Entdämpfungsverstärker weist zwei kreuzgekoppelte Transistoren auf, an deren Source- be­ ziehungsweise Emitteranschlüssen eine Stromquelle gegen Be­ zugspotentialanschluß angeschlossen sein kann. Die symmetri­ sche Ausführung der Oszillatorschaltung hat unter anderem den Vorteil höherer Signalamplituden und damit besserer Rauschei­ genschaften sowie besserer elektromagnetischer Verträglich­ keit, insbesondere Störfestigkeit.
Die Kreuzkopplung im Differenzverstärker kann dabei anstelle einer galvanischen Kopplung auch eine induktive oder eine ka­ pazitive Kopplung sein.
Abgesehen von den Induktivitäten des Oszillatorkerns, die als Bonddraht ausgeführt sind, können alle übrigen elektrischen Bauelemente der Oszillatorschaltung monolithisch in einem Chip vollintegriert sein.
Weitere Einzelheiten der Erfindung sind in den Unteransprü­ chen angegeben.
Die Erfindung wird nachfolgend an einem Ausführungsbeispiel anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Prinzipschaltbild eines Ausführungsbeispiels einer erfindungsgemäßen Oszillatorschaltung mit symmetrischem Schaltungsaufbau,
Fig. 2 eine perspektivische Darstellung einer Implementie­ rung der Oszillatorschaltung von Fig. 1 auf einem Chip mit Leadframe und
Fig. 3 einen Querschnitt durch Chip und Leadframe von Fig. 2.
Fig. 1 zeigt eine Oszillatorschaltung mit einem Oszillator­ kern OC, einer Resonanztransformationsschaltung TR sowie ei­ nem Entdämpfungsverstärker EV. Zur Abstimmung des Oszillators ist eine Steuerspannung US vorgesehen, welche dem Oszillator­ kern OC zuführbar ist. Schließlich weist die Oszillatorschal­ tung eine Spannungsquelle VQ auf, welche einerseits an einen Versorgungspotentialanschluß VCC und andererseits an einen Bezugspotentialanschluß GND angeschlossen ist und die Oszil­ latorschaltung mit Versorgungsspannung versorgt.
Im einzelnen umfaßt der Oszillatorkern eine Kapazität D1 so­ wie eine Kapazität D1X, welche als Varaktor- oder Kapazitäts­ dioden ausgeführt und anodenseitig miteinander verbunden sind. An diesem anodenseitigen Verbindungsknoten der Kapazi­ täten D1, D1X ist die Steuerspannung US zuführbar. Kathoden­ seitig ist an den Kapazitäten D1, D1X jeweils eine Kontakt­ stelle P1, P1X über einen ersten Schaltungsknoten K1, K1X an­ geschlossen. An die Kontaktstelle P1, P1X ist mit je einem Anschluß je eine als Bonddraht ausgeführte Induktivität L1, L1X angeschlossen, welche mit ihrem freien Anschluß mit dem Bezugspotentialanschluß GND verbunden ist. Insgesamt ist da­ mit der Oszillatorkern OC ein abstimmbarer Parallelresonator mit integrierten Varaktordioden D1, D1X sowie mit Bonddraht- Induktivitäten L1, L1X.
An den ersten Schaltungsknoten K1, K1X ist eine Resonanz­ transformationsschaltung TR angeschlossen, welche zwei weite­ re Induktivitäten L2, L2X umfaßt, welche an je einem Anschluß miteinander verbunden sowie mit dem Versorgungspotentialan­ schluß verbunden sind, und welche an ihren anderen Anschlüs­ sen einen zweiten Schaltungsknoten K2, K2X bilden. Erster und zweiter Schaltungsknoten K1, K1X; K2, K2X sind dabei über je eine Koppelkapazität CK, CKX miteinander gekoppelt. Die Schaltungsknoten K1, K1X; K2, K2X sind dabei symmetrisch aus­ geführt.
Ein Entdämpfungsverstärker EV, welcher als Differenzverstär­ ker ausgeführt ist, ist an den zweiten Schaltungsknoten K2, K2X sowie an den Bezugspotentialanschluß GND angeschlossen. Der Differenzverstärker umfaßt zwei galvanisch über Kreuz ge­ koppelte Transistoren, T1, T1X, welche NMOS-Transistoren sind. An die Source-Anschlüsse der Transistoren T1, T1X, wel­ che miteinander verbunden sind, ist eine Stromquelle IQ ange­ schlossen, welche mit ihrem freien Anschluß an den Bezugspo­ tentialanschluß GND angeschlossen ist.
Die Resonanztransformationsschaltung TR ist im Gegensatz zum als Parallelresonator ausgelegten Oszillatorkern OC als Seri­ enresonator ausgeführt. Der Oszillatorkern OC weist am ersten Schaltungsknoten K1, K1X eine verhältnismäßig geringe Schwin­ gungsamplitude auf, welche somit ein Leitendwerden der Kapa­ zitätsdioden D1, D1X verhindert. Der erste Schaltungsknoten K1, K1X ist dabei ein niederohmiger Schaltungsknoten. Die Koppelkapazitäten CK, CKX führen mit den weiteren Induktivi­ täten L2, L2X, welche einen integrierten Serienschwingkreis bilden, eine Resonanztransformation durch, welche dazu führt, daß am zweiten Schaltungsknoten K2, K2X eine große Schwingam­ plitude auftritt. Dabei bildet der zweite Schaltungsknoten K2, K2X einen hochohmigen Schaltungsknoten. An diesen zweiten Schaltungsknoten K2, K2X kann aufgrund seiner Hochohmigkeit ein herkömmlicher, für VCO geeigneter Verstärker EV betrieben werden, wie in der Fig. 1 gezeigt. Die Besonderheit dabei ist, daß trotz des abstimmbaren Oszillatorkerns OC, der un­ mittelbar mit dem Bezugspotentialanschluß verbunden ist, ein Entdämpfungsverstärker mit NMOS-Transistoren verwendbar ist. NMOS-Transistoren haben gegenüber PMOS-Transistoren den Vor­ teil der höheren Steilheit und damit der größeren Verstär­ kung. Die Hochohmigkeit des Resonanzwiderstandes am zweiten Schaltungsknoten K2, K2X ermöglicht ein geringes Phasenrau­ schen der Anordnung.
Fig. 2 zeigt die Oszillatorschaltung von Fig. 1 schema­ tisch. Der Chip CH ist auf einem Leadframe LF rückseitig be­ festigt. An seiner aktiven Vorderseite weist der Chip CH Kon­ taktstellen P1, P1X auf. Von diesen Kontaktstellen P1, P1X sind Bonddrähte L1, L1X, welche als Induktivitäten im Resona­ tor des Oszillatorkerns dienen, zum Leadframe LF geführt. Die Kontaktierung des Chips CH zu Pins P kann mit Bonddrähten BD in üblicher Weise erfolgen. Die Anordnung gemäß Fig. 2 kann in bekannter Weise mit Kunststoff umspritzt oder mit einer Vergußmasse vergossen sein.
Bis auf die Bonddraht-Induktivitäten L1, L1X sind alle in Fig. 1 gezeigten Schaltungsteile der Oszillatorschaltung OS vollständig auf einem Chip CH monolithisch integriert. Bei üblichen Halbleiterprozessen ist das Chipsubstrat ein p- dotiertes Substrat, was gleichbedeutend damit ist, daß ein Substratanschluß des Chips stets der negative Versorgungs­ spannungsanschluß, hier folglich der Bezugspotentialanschluß GND, ist. Das Leadframe LF wird gelegentlich als Die-Pad be­ zeichnet. Die Induktivitäten L1, L1X sind nun als je ein Bonddraht ausgeführt, der einerseits mit der Kontaktstelle P1 beziehungsweise P1X und andererseits mit dem Leadframe, das heißt mit dem Bezugspotentialanschluß GND, verbunden ist.
Fig. 3 zeigt eine mögliche Ausbildung der Bonddraht- Induktivitäten L1, L1X anhand eines Querschnitts durch die Anordnung von Fig. 2. Dabei ist der Chip CH rückseitig mit einem leitenden Klebstoff KL auf dem Leadframe LF befestigt.
An einer Kontaktstelle P1 an der Chip-Vorderseite ist ein Bonddraht L1 befestigt, welcher mit seinem freien Ende auf dem Leadframe LF befestigt ist. Die Struktur des Leadframe LF gewährleistet dabei eine elektrische Verbindung der auf ihm befestigten Anschlüsse der Bonddrähte L1, L1X miteinander und über den Leitkleber KL mit dem Substratanschluß oder Rücksei­ tenanschluß des Chips CH.
Die beschriebene Oszillatorschaltung ist für Anwendungen im Gigahertz-Bereich geeignet und weist ein geringes Phasenrau­ schen auf.
Der Differenzverstärker im Entdämpfungsverstärker EV kann an­ stelle der beschriebenen NMOS-Transistoren ebenso in Bipolar- Technik mit NPN-Transistoren aufgebaut sein.
Die Bonddraht-Induktivitäten L1, L1X weisen eine hohe Güte auf. Derartige Bonddrähte von Kontaktstellen (Pads) zu einem Leadframe oder Die-Pad werden gelegentlich auch als Boden- Bonds, Down-Bonds oder Die-Bonds bezeichnet.
Die Besonderheit bei vorliegender Oszillatorschaltung ist, daß trotz der unmittelbar an Bezugspotential angeschlossenen Bonddraht-Induktivitäten L1, L1X dennoch die hochfrequenzmä­ ßig und verstärkungsmäßig günstigeren NMOS- beziehungsweise NPN-Transistoren in einem herkömmlichen Differenzverstärker zum Entdämpfen des Oszillators einsetzbar sind.
Dabei führt der abstimmbare Resonator im Oszillatorkern OC den integrierten Serienschwingkreis CK, CKX, L2, L2X bezüg­ lich der Frequenz innerhalb seiner hohen Bandbreite.
Die Verwendung anderer Entdämpfungsverstärker als der gezeig­ te, beispielsweise mit nicht galvanisch kreuzgekoppelten son­ dern induktiv oder kapazitiv kreuzgekoppelten Transistoren, liegen dabei im Rahmen der Erfindung.

Claims (9)

1. Oszillatorschaltung (OS), aufweisend
einen Oszillatorkern (OC) mit einer ersten Kapazität (D1) und einer zweiten Kapazität (D1X) und mit einer ersten Induk­ tivität (L1) und einer zweiten Induktivität (L1X), die in ei­ nem ersten Schaltungsknoten (K1, K1X) mit je einer Kapazität (D1, D1X) verbunden sind und
einen Entdämpfungsverstärker (EV), der mit dem Oszillator­ kern (OC) und mit einer Versorgungsspannungsquelle (VQ), die einen Versorgungs- und einen Bezugspotentialanschluß (GND) hat, gekoppelt ist,
wobei Oszillatorkern (OC) und Entdämpfungsverstärker (EV) auf einem Halbleiterplättchen (CH), das eine Vorderseite und eine Rückseite hat, integriert sind,
dadurch gekennzeichnet,
daß die erste und zweite Induktivität (L1, L1X) jeweils als Bonddraht ausgebildet sind und dabei jeweils mit einem ersten Anschluß mit an den ersten Schaltungsknoten (K1, K1X) ange­ schlossenen Kontaktstellen (P1, P1X) und mit einem zweiten Anschluß mit einem Träger (LF), auf dem das Halbleiterplätt­ chen (CH) mit seiner Rückseite befestigt ist, verbunden sind.
2. Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste und zweite Induktivität (L1, L1X) mit ihren zweiten Anschlüssen jeweils an den Bezugspotentialanschluß (GND) der Oszillatorschaltung (OS) angeschlossen sind.
3. Oszillatorschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleiterplättchen (CH) ein p-Substrat hat.
4. Oszillatorschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Halbleiterplättchen (CH) rückseitig mit einem Kleb­ stoff (KL) auf dem Träger (LF) befestigt ist.
5. Oszillatorschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zur Kopplung von Oszillatorkern (OC) und Entdämpfungsver­ stärker (EV) eine Resonanztransformationsschaltung (TR) vor­ gesehen ist, welche ein Paar von an den ersten Schaltungskno­ ten (K1, K1X) angeschlossenen Koppelkapazitäten (CK, CKX) um­ faßt, die in einem zweiten Schaltungsknoten (K2, K2X) an je eine weitere Induktivität (L2, L2X) angeschlossen sind.
6. Oszillatorschaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Entdämpfungsverstärker zumindest einen NMOS- Transistor (T1) aufweist.
7. Oszillatorschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß erste und zweite Kapazität (D1, D1X) als Varaktordioden mit spannungsabhängigem Kapazitätswert ausgeführt sind.
8. Oszillatorschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Varaktordioden (D1, D1X) anodenseitig miteinander verbunden sind und daß anodenseitig eine Steuerspannung (US) zum Einstellen der Kapazitätswerte der Varaktordioden (D1, D1X) zuführbar ist.
9. Oszillatorschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Oszillatorkern (OC) und die Resonanztransformations­ schaltung (TR) symmetrisch ausgebildet sind zur Führung von Differenzsignalen, und daß der Entdämpfungsverstärker (EV) ein Differenzverstärker mit zwei kreuzgekoppelten Transisto­ ren (T1, T1X) ist.
DE10056943A 2000-11-17 2000-11-17 Oszillatorschaltung Expired - Fee Related DE10056943C1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10056943A DE10056943C1 (de) 2000-11-17 2000-11-17 Oszillatorschaltung
DE50103674T DE50103674D1 (de) 2000-11-17 2001-11-13 Oszillatorschaltung
EP01996922A EP1336245B1 (de) 2000-11-17 2001-11-13 Oszillatorschaltung
PCT/DE2001/004249 WO2002041487A1 (de) 2000-11-17 2001-11-13 Oszillatorschaltung
US10/440,781 US6806785B2 (en) 2000-11-17 2003-05-19 Oscillator circuit using bonding wires for inductors and having a resonance transformation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056943A DE10056943C1 (de) 2000-11-17 2000-11-17 Oszillatorschaltung

Publications (1)

Publication Number Publication Date
DE10056943C1 true DE10056943C1 (de) 2002-04-11

Family

ID=7663597

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10056943A Expired - Fee Related DE10056943C1 (de) 2000-11-17 2000-11-17 Oszillatorschaltung
DE50103674T Expired - Lifetime DE50103674D1 (de) 2000-11-17 2001-11-13 Oszillatorschaltung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE50103674T Expired - Lifetime DE50103674D1 (de) 2000-11-17 2001-11-13 Oszillatorschaltung

Country Status (4)

Country Link
US (1) US6806785B2 (de)
EP (1) EP1336245B1 (de)
DE (2) DE10056943C1 (de)
WO (1) WO2002041487A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10336720A1 (de) * 2003-08-11 2005-04-07 Gronefeld, Andreas, Dipl.-Ing. Optimale Resonatorkopplung an Mikrowellentransistoren bei Breitbandoszillatoren
DE102005042706B4 (de) * 2005-09-01 2008-08-14 Atmel Germany Gmbh Halbleiter-Chip zur Erzeugung einer steuerbaren Frequenz

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10246844B3 (de) * 2002-10-08 2004-09-02 Texas Instruments Deutschland Gmbh Oszillatorschaltung
US7698550B2 (en) 2002-11-27 2010-04-13 Microsoft Corporation Native wi-fi architecture for 802.11 networks
TWI245485B (en) * 2003-06-20 2005-12-11 Delta Electronics Inc Oscillating circuit and manufacturing method thereof
TWI361479B (en) * 2003-08-28 2012-04-01 Gct Semiconductor Inc Integrated circuit package having inductance loop formed from a bridge interconnect
US7102454B2 (en) * 2004-08-04 2006-09-05 Via Technologies, Inc. Highly-linear signal-modulated voltage controlled oscillator
US7397329B2 (en) * 2004-11-02 2008-07-08 Du Toit Nicolaas D Compact tunable filter and method of operation and manufacture therefore
US7672645B2 (en) 2006-06-15 2010-03-02 Bitwave Semiconductor, Inc. Programmable transmitter architecture for non-constant and constant envelope modulation
KR100843225B1 (ko) * 2007-01-08 2008-07-02 삼성전자주식회사 위상 잡음을 제어하는 전압 제어 발진기 및 그 이용 방법
EP2133992B1 (de) * 2007-03-30 2017-10-25 Mitsubishi Electric Corporation Halbleiterchip und hochfrequenzschaltung
KR20080112813A (ko) * 2007-06-22 2008-12-26 주식회사 동부하이텍 능동 인덕터를 이용한 전압제어 발진기
JP4852088B2 (ja) * 2008-11-04 2012-01-11 株式会社東芝 バイアス回路
US9099957B2 (en) 2011-03-18 2015-08-04 Freescale Semiconductor Inc. Voltage-controlled oscillators and related systems
US9106179B2 (en) * 2011-03-18 2015-08-11 Freescale Semiconductor Inc. Voltage-controlled oscillators and related systems
US8629732B2 (en) 2011-09-30 2014-01-14 Freescale Semiconductor, Inc. Voltage-controlled oscillators and related systems
US10122326B2 (en) * 2016-11-04 2018-11-06 Qualcomm Incorporated Systems and methods providing loadline modulation of a power amplifier

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2220113B (en) * 1988-06-22 1992-02-12 Philips Electronic Associated Microwave oscillator devices
DE4341221A1 (de) * 1993-12-03 1995-06-08 Thomson Brandt Gmbh Anordnung zur Verringerung von Störungen bei Schwingkreisen in integrierten Schaltungen
US6046647A (en) * 1998-12-08 2000-04-04 Lucent Technologies Inc. Voltage-controlled oscillator

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CRANINCHX, J. u.a.: A 1,8 GHz Low-Phase-Noise Voltage Conrolled Oscillator with Prescaler, In: IEEE Journal on Solid-State Circuits, Vol. 30, No. 12, 1995, S. 1474-1482 *
HUNG, u.a.: A packaged 1,1 GHz CMOS VCO with Phase Noise of -126dBc/Hz at a 600 kHz Offset. In:IEEE Journal on Solid-State Circuits, Vol. 35, No. 1, 2000, S. 100-103 *
SVELTO, F. u.a.: A 1,3 GHz Low-Phase Noise Fully Tuneable CMOS LC VCO, In: IEEE Journal on Solid- State Circuits, Vol. 35, No. 3, 2000, S. 356-361 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10336720A1 (de) * 2003-08-11 2005-04-07 Gronefeld, Andreas, Dipl.-Ing. Optimale Resonatorkopplung an Mikrowellentransistoren bei Breitbandoszillatoren
DE10336720B4 (de) * 2003-08-11 2007-07-12 Gronefeld, Andreas, Dr.-Ing. Optimale Resonatorkopplung an Mikrowellentransistoren bei Breitbandoszillatoren
DE102005042706B4 (de) * 2005-09-01 2008-08-14 Atmel Germany Gmbh Halbleiter-Chip zur Erzeugung einer steuerbaren Frequenz

Also Published As

Publication number Publication date
US6806785B2 (en) 2004-10-19
DE50103674D1 (de) 2004-10-21
EP1336245A1 (de) 2003-08-20
EP1336245B1 (de) 2004-09-15
US20030189468A1 (en) 2003-10-09
WO2002041487A1 (de) 2002-05-23

Similar Documents

Publication Publication Date Title
DE10056943C1 (de) Oszillatorschaltung
DE60036140T2 (de) Mehrspurige integrierte Spiralinduktivität
DE102005048409B4 (de) Verstärkeranordnung für Ultra-Breitband-Anwendungen und Verfahren
DE102006017189B4 (de) Integrierte Oszillatorschaltung mit wenigstens zwei Schwingkreisen
DE102004011719B4 (de) Halbleitervorrichtung
DE60125379T2 (de) Mischer unter verwendung von einem spiegelfrequenzunterdrückungsfilter
DE102008014930A1 (de) Ausgangsschaltung und Leistungsbauteil
EP1213836B1 (de) Oszillatorschaltung mit umschaltbarer Schwingfrequenz
DE102014102940A1 (de) Oszillator mit LC-Primär- und Sekundärschwingschaltungen
DE102017104382B4 (de) LC-Netzwerk für einen Leistungsverstärker mit auswählbarer Impedanz
US7268634B2 (en) Dual-mode voltage controlled oscillator using integrated variable inductors
DE102017130292A1 (de) Kompakter Klasse-F-Chip und Drahtanpassungstopolgie
JP2000183647A (ja) 電圧制御発振器
DE69834456T2 (de) Hochfrequenz-Oszillatorschaltung
DE69823415T2 (de) Schaltungsanordnung zum Vermeiden von parasitären Oszillatorbetriebszuständen in einer Oszillatorschaltung
EP0657071A1 (de) Monolithisch integrierbarer, abstimmbarer resonanzkreis und daraus gebildete schaltungsanordnungen
DE60014032T2 (de) Aktiver differential asymmetrischer umwandler
DE4331499C2 (de) Spannungsgesteuerter Oszillator
DE10126328A1 (de) Integrierte, abstimmbare Kapazität
JPH0524685B2 (de)
DE10056942A1 (de) Oszillatorschaltkreis
EP0909018B1 (de) Oszillator
EP0167007B1 (de) Oszillator-Mischerschaltung
DE10259050A1 (de) Integrierte Schaltung
EP0602278A1 (de) Bipolarer Hochfrequenztransistor

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee