DE10049723A1 - Anordnung von Leistungshalbleitern zum Steuern eines elektrischen Energieflusses - Google Patents
Anordnung von Leistungshalbleitern zum Steuern eines elektrischen EnergieflussesInfo
- Publication number
- DE10049723A1 DE10049723A1 DE2000149723 DE10049723A DE10049723A1 DE 10049723 A1 DE10049723 A1 DE 10049723A1 DE 2000149723 DE2000149723 DE 2000149723 DE 10049723 A DE10049723 A DE 10049723A DE 10049723 A1 DE10049723 A1 DE 10049723A1
- Authority
- DE
- Germany
- Prior art keywords
- arrangement according
- substrates
- semiconductor
- semiconductor chip
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Bei der vorliegenden Anordnung von Leistungshalbleitern zum Steuern eines elektrischen Energieflusses, umfassend wenigstens einen Halbleiter-Chip (2), wenigstens zwei Substrate, die jeweils auf der Ober- und Unterseite des Halbleiter-Chips angeordnet sind, und Stromschienen (6), die jeweils zwischen dem Halbleiter-Chip (2) und dem Substrat (4) angeordnet sind, sind zwei elektrisch isolierte Oberflächen (12) auf der jeweils dem Halbleiter-Chip (2) abgewandten Seite der Substrate (4) zur Abführung von Verlustwärme sowie für die äußeren elektrischen Anschlüsse im wesentlichen flächige Stromschienen (6) vorgesehen.
Description
Die Erfindung bezieht sich auf eine Anordnung von
Leistungshalbleitern zum Steuern eines elektrischen
Energieflusses, umfassend wenigstens einen Halbleiter-Chip,
wenigstens zwei Substrate, die jeweils auf der Ober- und
Unterseite des Halbleiter-Chips angeordnet sind, und
Stromschienen, die jeweils zwischen dem Halbleiter-Chip und
dem Substrat angeordnet sind.
Leistungshalbleiter für Anwendungen mit geringer Leistung
werden fertigungstechnisch bedingt gewöhnlich als Halbleiter-
Chips realisiert. Zur Darstellung einer gewünschten Funktion
reicht vielfach der Einsatz eines einzelnen Halbleiter-Chips
aus, der jedoch zum Schutz gegen Umwelteinflüsse und
mechanische Beanspruchungen in einem Gehäuse unterzubringen
ist. Die elektrische Kontaktierung eines gehäusten
Leistungshalbleiterbauelements erfolgt dabei über
herausgeführte Anschlüsse, die zumeist lötbar ausgeführt sind.
Der für die Abfuhr der beim Betrieb auftretenden Verlustwärme
erforderliche thermische Kontakt wird über eine gut
wärmeleitfähige Bodenplatte erreicht. Diese Bodenplatte kann
gegenüber den elektrischen Anschlüssen isoliert oder nicht
isoliert ausgeführt sein. Das Gehäuse derartiger
Leistungshalbleiter wird durch Umspritzen von Kunststoff
gebildet und ist daher sehr kostengünstig darstellbar.
Leistungshalbleiterbauelemente für Anwendungen mit höherer
Leistung enthalten mehrere Halbleiter-Chips, die elektrisch
und thermisch parallel betrieben werden. Grund hierfür ist die
verminderte Ausbeute bei der Herstellung größerer Halbleiter-
Chips. Leistungshalbleiterbauelemente für höhere Leistungen
werden daher als Modul realisiert, die außer der
Parallelschaltung von Halbleiter-Chips einer Art noch
zusätzlich weitere Halbleiter-Chips einer anderen Art
enthalten können, z. B. IGBT und Dioden. Ferner verfügen
solche Leistungshalbleitermodule auch über eine integrierte
elektrische Isolation zwischen den elektrischen Anschlüssen
und der Bodenplatte, über die die im Betrieb auftretende
Verlustwärme abgeführt wird.
Die Herstellung von Leistungshalbleitermodulen ist relativ
aufwändig, da hierzu eine Vielzahl unterschiedlicher
Verfahrensschritte erforderlich ist. Daher orientieren sich
bei einigen Ausführungsformen von Leistungshalbleitermodulen
die Bauteilkosten weniger an den darin enthaltenen Halbleiter-
Chips, sondern an der Bauform des Gehäuses.
Während des Betriebes von Halbleiter-Chips treten Verluste
auf, die in Form von Wärme aus dem Modulaufbau mittels einer
geeigneten Kühleinrichtung abzuführen sind. Die Kühlung von
Halbleiter-Chips gilt als besonders kritisch, da bestimmte
Maximalwerte der Temperatur nicht überschritten werden dürfen.
Außerdem wird durch die Höhe der Temperaturschwankungen die
Brauchbarkeitsdauer beeinflusst. Zur Erfüllung der
Kühlanforderungen werden die Leistungshalbleitermodule auf
Kühlern für Luft- oder Flüssigkühlung angeordnet.
Dem Vorteil der einfachen Montage von
Leistungshalbleitermodulen stehen jedoch Nachteile entgegen,
die bei einigen Anwendungen von entscheidender Bedeutung sind:
Durch die Trennfläche zwischen Leistungshalbleitermodul und
Kühler wird der Wärmetransport behindert, wodurch sich an
dieser Stelle unerwünschte signifikante Temperaturdifferenzen
ausbilden.
Außerdem ist die Fläche der Bodenplatte von herkömmlichen
Leistungshalbleitermodulen nur zu einem geringen Anteil mit
Halbleiter-Chips bedeckt, so dass bei einer Intensivierung der
Kühlung relativ große und damit schlecht genutzte
Kühleroberflächen erforderlich werden.
An den Anschlüssen des Leistungshalbleitermoduls erfolgt eine
Einschnürung des Strompfades und die Bildung einer einen
Flächeninhalt einschließenden Leiterschleife. Hierdurch wird
beim Schließen des Stromkreises eine dem
Leistungshalbleitermodul zuordenbare Teilinduktivität
gebildet, die nach dem Induktionsgesetz bei gegebener
Sperrfähigkeit die Schaltgeschwindigkeit oder die
Spannungsausnutzung begrenzt. Durch den Montageaufwand
verbietet sich der Einsatz von Standard-
Leistungshalbleitermodulen für Anwendungen mit hohen
Stückzahlen.
Der Erfindung liegt somit die Aufgabe zugrunde, eine Anordnung
von Leistungshalbleitern zum Steuern eines elektrischen
Energieflusses, umfassend wenigstens einen Halbleiter-Chip,
wenigstens zwei Substrate, die jeweils auf der Ober- und
Unterseite des Halbleiter-Chips angeordnet sind, und
Stromschienen, die jeweils zwischen dem Halbleiter-Chip und
dem Substrat angeordnet sind, anzugeben, bei der die oben
hervorgehobenen Nachteile aus dem Stand der Technik weitgehend
vermieden werden.
Die Aufgabe wird gelöst durch eine Anordnung von
Leistungshalbleitern zum Steuern eines elektrischen
Energieflusses, umfassend wenigstens einen Halbleiter-Chip,
wenigstens zwei Substrate, die jeweils auf der Ober- und
Unterseite des Halbleiter-Chips angeordnet sind, und
Stromschienen, die jeweils zwischen dem Halbleiter-Chip und
dem Substrat angeordnet sind, wobei gemäß der Erfindung zwei
elektrisch isolierte Oberflächen auf der jeweils dem
Halbleiter-Chip abgewandten Seite der Substrate zur Abführung
von Verlustwärme sowie für die äußeren elektrischen Anschlüsse
im wesentlichen flächige Stromschienen vorgesehen sind.
Durch die elektrisch isolierten Oberflächen zur Abführung von
Verlustwärme wird der Wärmetransport gefördert, wodurch sich
an dieser Stelle keine unerwünschten signifikanten
Temperaturdifferenzen mehr ausbilden. Außerdem werden bei
einer Intensivierung der Kühlung relativ große und damit
schlecht genutzte Kühleroberflächen weitgehend vermieden.
Zusätzliche Teilinduktivitäten, die nach dem Induktionsgesetz
bei gegebener Sperrfähigkeit die Schaltgeschwindigkeit oder
die Spannungsausnutzung begrenzen, werden nicht mehr gebildet.
Auch der Montageaufwand für Standard-Leistungshalbleitermodule
bei Anwendungen mit hohen Stückzahlen wird erheblich
verringert.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den
Unteransprüchen wiedergegeben.
Die Erfindung ist anhand mehrerer Ausführungsbeispiele in den
Figuren näher erläutert. Es zeigen:
Fig. 1 einen Ausschnitt einer Anordnung von
Leistungshalbleitern zum Steuern eines elektrischen
Energieflusses in schematischer Darstellung; und
Fig. 2 die Anordnung gemäß Fig. 1 in einem Querschnitt.
Die Einzelteile eines erfindungsgemäß ausgeführten
Halbleiteraufbaus unter Vermeidung der oben genannten
Nachteile zeigt Fig. 1. Hierbei befinden sich die Halbleiter-
Chips 2 zwischen zwei Substraten 4 angeordnet, die aus einem
elektrisch isolierenden, gut wärmeleitfähigen Werkstoff
bestehen. Die Halbleiter-Chips 2 stehen in thermischen Kontakt
mit den jeweils benachbarten Substraten 4. Die Substrate 4
sind jeweils mit einer elektrisch isolierten Oberfläche 12 auf
der jeweils dem Halbleiter-Chip (2) abgewandten Seite der
Substrate (4) zur Abführung von Verlustwärme versehen.
Die äußeren elektrischen Anschlüsse des Halbleiteraufbaus
bestehen aus flachen oder flächigen Stromschienen 6, wobei
Stromschienen 6 hier auch als Leiterbahnen bezeichnet sein
können. In Abhängigkeit von der Ausführungsform der
verwendeten Halbleiter-Chips 2 umfasst eine Stromschiene 6
mehrere Flächen auf verschiedenen Höhenniveaus. Die flächigen
Stromschienen 6 erstrecken sich vorzugsweise über den Rand der
Substrate 4 hinaus, wodurch eine geeignete Herstellung der
äußeren elektrischen Anschlüsse gegeben ist.
Zur Verminderung von unerwünschten induktiven Wirkungen werden
die Stromschienen 6, in denen schnelle Stromänderungen
erfolgen, so ausgeführt, dass Leiterschleifen mit möglichst
kleinem Flächeninhalt gebildet werden.
Als Halbleiter-Chip 2 ist beispielsweise ein abschaltbarer
Leistungshalbleiter vorgesehen.
Die Fertigung des Halbleiteraufbaus erfolgt unter Zuhilfenahme
von vorgefertigten Substraten 4, auf denen Leiterbahnen
angeordnet sind, die über den Rand der Substrate hinaus als
Stromschienen 6 fortgesetzt sind. Die mechanische und
elektrische Verbindung zwischen den Halbleiter-Chips 2 und den
Stromschienen 6 kann zum Beispiel durch eine Sinterverbindung
realisiert werden.
Durch eine beidseitige Kontaktierung der Halbleiter-Chips 2
nach diesem Verfahren können für die Laststromanschlüsse Bond-
Verbindungen vermieden werden. Hierdurch ist eine deutliche
Steigerung der Zuverlässigkeit des Halbleiteraufbaus bei
Wechselbeanspruchung gegeben. Gin eine elektrisch leitende
Verbindung zwischen einer Ebene von Leiterbahnen bzw.
Stromschienen 6 zu einer anderen Ebene, d. h. Stromschiene 6,
herzustellen, werden aus Kupfer oder einem anderen
Leiterwerkstoff Stege 8 eingefügt. Die Verbindung mit den
Leiterbahnen erfolgt mit der gleichen Technik wie bei den
Halbleiter-Chips 2.
Eine Seitenansicht der gefügten Einzelteile der Anordnung
zeigt Fig. 2. Um einen Schutz der Halbleiter-Chips 2 gegen
Umwelteinflüsse zu erreichen und die mechanische Stabilität
des Aufbaus zu erhöhen, werden die verbleibenden Hohlräume
zwischen den Substraten mit einer Vergussmasse 10 gefüllt.
In einer nicht weiter dargestellten Ausführungsform sind die
Halbleiter-Chips 2 in einer Zweigpaarschaltung oder in einer
Steller-Konfiguration angeordnet. Zum Zwecke der
Parallelschaltung ist eine Anreihbarkeit der Anordnung von
Leistungshalbleitern vorgesehen. Die Halbleiter-Chips (2) sind
dabei in gleicher oder entgegengesetzter Orientierung zwischen
den Substraten angeordnet.
Der besondere technische Vorteil dieses Halbleiteraufbaus
besteht in einer stark reduzierten Teilinduktivität in
Stromkreisen mit schneller zeitlicher Änderung der
Stromstärke. Der Wert der Teilinduktivität ist gegenüber
herkömmlichen Halbleiteraufbauten um etwa eine Größenordnung
kleiner.
Weitere Vorteile sind die Möglichkeit einer beidseitigen
Kühlung sowie die effizientere Nutzung der Substratoberfläche
durch einen vergrößerten Bedeckungsgrad mit Halbleiter-Chips
2. Als wirtschaftlicher Vorteil ist die Fertigbarkeit mit nur
wenigen Verfahrensschritten sowie die geringe Anzahl der
erforderlichen Werkstoffe hervorzuheben.
Eine weitere nicht näher dargestellte vorteilhafte
Ausgestaltung der Kühlung des Halbleiteraufbaus, bei dem beide
äußere Oberflächen der Substrate 4 an der Wärmeabfuhr
beteiligt werden, kann dadurch erfolgen, dass eine Seite des
Halbleiteraufbaus mit einer die Oberfläche vergrößernden
Struktur versehen, und die andere Seite mit einem Werkstück
großer Wärmekapazität in thermischen Kontakt gebracht wird.
Die Seite, die die Oberflächenstruktur trägt, wird zum Zwecke
der Kühlung von einem Kühlmittel angeströmt. Auf der anderen
Seite erfolgt eine wirksame Vergrößerung der Wärmekapazität,
wodurch im Falle einer Kurzzeitbeanspruchung Wärmeenergie
gespeichert werden kann. In Zeitabschnitten geringerer
Beanspruchung kann die gespeicherte Wärme über die aktiv
gekühlte Seite durch den Halbleiteraufbau hindurch abgeben
werden. Infolge der direkten Flüssigkühlung mittels einer die
Oberfläche vergrößernden Struktur wird ein sehr geringer
stationärer Wärmewiderstand der Anordnung erreicht. Ferner ist
ein hoher Bedeckungsgrad der Substratoberfläche mit
Halbleiter-Chips möglich, so dass diese Struktur nur auf einer
kleinen Fläche vorzusehen ist. Eine großflächigere Struktur
würde hinsichtlich der Kühlwirkung keine weiteren Vorteile
erbringen, da bei der anzunehmenden hohen Intensität der
Kühlung keine nennenswerte Spreizung des Wärmeflusses mehr
auftritt.
Die zusätzliche Wärmekapazität beeinflusst den Verlauf des
transienten Wärmewiderstands vorteilhaft. Dieser ist bei
Anwendungen mit zeitlich veränderlichen Lastbedingungen und
möglichen kurzzeitigen Überlastungen von großer Bedeutung für
die Bemessung des Halbleiteraufwands.
Claims (10)
1. Anordnung von Leistungshalbleitern zum Steuern eines
elektrischen Energieflusses umfassend
wenigstens einen Halbleiter-Chip (2),
wenigstens zwei Substrate (4), die jeweils auf der Ober- und Unterseite des Halbleiter-Chips (2) angeordnet sind, und
Stromschienen (6), die jeweils zwischen dem Halbleiter-Chip (2) und dem Substrat (4) angeordnet sind, dadurch gekennzeichnet, dass zwei elektrisch isolierte Oberflächen (12) auf der jeweils dem Halbleiter-Chip (2) abgewandten Seite der Substrate (4) zur Abführung von Verlustwärme sowie für die äußeren elektrischen Anschlüsse im wesentlichen flächige Stromschienen (6) vorgesehen sind.
wenigstens einen Halbleiter-Chip (2),
wenigstens zwei Substrate (4), die jeweils auf der Ober- und Unterseite des Halbleiter-Chips (2) angeordnet sind, und
Stromschienen (6), die jeweils zwischen dem Halbleiter-Chip (2) und dem Substrat (4) angeordnet sind, dadurch gekennzeichnet, dass zwei elektrisch isolierte Oberflächen (12) auf der jeweils dem Halbleiter-Chip (2) abgewandten Seite der Substrate (4) zur Abführung von Verlustwärme sowie für die äußeren elektrischen Anschlüsse im wesentlichen flächige Stromschienen (6) vorgesehen sind.
2. Anordnung nach Anspruch 1,
dadurch gekennzeichnet, dass
als Halbleiter-Chip (2) ein abschaltbarer
Leistungshalbleiter vorgesehen ist, der jeweils auf seiner
Ober- und Unterseite in thermischen Kontakt mit den gut
wärmeleitfähigen, elektrisch isolierenden Substraten (4)
steht und dessen äußere elektrische Anschlüsse seitlich über
die flächigen Stromschienen (6) herausgeführt sind.
3. Anordnung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, dass
die flächigen Stromschienen (6) für den Anschluss der
Halbleiter-Chips (2) zur Herstellung der äußeren
elektrischen Anschlüsse über den Rand des Substrats hinaus
fortgesetzt sind.
4. Anordnung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, dass
eine gegebenenfalls erforderliche elektrische Verbindung
zwischen zwei Leiterebenen durch Stege (8) aus leitfähigem
Werkstoff ausgeführt ist, die mit der gleichen
Verbindungstechnik wie die Halbleiter-Chips (2) kontaktiert
werden.
5. Anordnung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, dass
die zwischen den Substraten verbleibenden Freiräume mit
einer Vergussmasse (8) gefüllt sind.
6. Anordnung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, dass
die Halbleiter-Chips 2 in einer Zweigpaarschaltung oder in
einer Steller-Konfiguration angeordnet sind.
7. Anordnung nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, dass
zum Zwecke der Parallelschaltung eine Anreihbarkeit der
Anordnung von Leistungshalbleitern vorgesehen ist.
8. Anordnung nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, dass
die Halbleiter-Chips (2) in gleicher oder entgegengesetzter
Orientierung zwischen den Substraten angeordnet werden.
9. Anordnung nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, dass
eine oder beide Oberflächen (12) zur Abführung von
Verlustwärme eine die Oberfläche (12) vergrößernde Struktur
aufweisen, um durch Anströmen mit einem Kühlmittel eine
effiziente Wärmeabfuhr zu erreichen.
10. Anordnung nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, dass
eine Oberfläche (12) zur Abführung von Verlustwärme ein die
Wärmekapazität vergrößerndes Material trägt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000149723 DE10049723A1 (de) | 2000-09-29 | 2000-09-29 | Anordnung von Leistungshalbleitern zum Steuern eines elektrischen Energieflusses |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000149723 DE10049723A1 (de) | 2000-09-29 | 2000-09-29 | Anordnung von Leistungshalbleitern zum Steuern eines elektrischen Energieflusses |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10049723A1 true DE10049723A1 (de) | 2002-04-11 |
Family
ID=7659009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000149723 Withdrawn DE10049723A1 (de) | 2000-09-29 | 2000-09-29 | Anordnung von Leistungshalbleitern zum Steuern eines elektrischen Energieflusses |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10049723A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7932624B2 (en) | 2006-02-17 | 2011-04-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module, and hybrid vehicle drive device including the same |
-
2000
- 2000-09-29 DE DE2000149723 patent/DE10049723A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7932624B2 (en) | 2006-02-17 | 2011-04-26 | Toyota Jidosha Kabushiki Kaisha | Semiconductor module, and hybrid vehicle drive device including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013207804B4 (de) | Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen | |
DE10251247B4 (de) | Halbleiterbaugruppe mit Halbleiterchip, gebildet unter Verwendung eines Halbleiters mit breitem Bandabstand als Basismaterial | |
DE102009043441B4 (de) | Halbleitermodul | |
DE19854180A1 (de) | Modulgehäuse für Halbleiterbauteile | |
DE102006028358A1 (de) | Leistungshalbleitermodul | |
DE19900603A1 (de) | Elektronisches Halbleitermodul | |
EP0901166A1 (de) | Leistungshalbleitermodul mit in Submodulen integrierten Kühlern | |
DE102011083223A1 (de) | Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte | |
DE4421319A1 (de) | Niederinduktives Leistungshalbleitermodul | |
DE102019112935B4 (de) | Halbleitermodul | |
DE19726534A1 (de) | Leistungshalbleitermodul mit geschlossenen Submodulen | |
DE102004046806B4 (de) | Leistungshalbleitermodul | |
DE102014213545A1 (de) | Leistungshalbleitermodul | |
EP1642334B1 (de) | Elektronisches leistungsmodul mit gummidichtung und entsprechendes herstellungsverfahren | |
DE10303103B4 (de) | Halbleiterbauteil, insbesondere Leistungshalbleiterbauteil | |
DE102019218157A1 (de) | Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers sowie Verfahren zur Herstellung | |
DE102016211479A1 (de) | Leistungsmodul | |
EP1057249A1 (de) | Matrixumrichter | |
DE10049723A1 (de) | Anordnung von Leistungshalbleitern zum Steuern eines elektrischen Energieflusses | |
EP4108053A1 (de) | Leistungselektronische einrichtung sowie leistungselektronisches funktionssystem | |
DE19648492A1 (de) | Multi-Chip-Modul | |
DE102019109461A1 (de) | Leistungsmodul mit zwischenkreiskondensator | |
DE10360573B4 (de) | Leistungshalbleitermodul | |
DE102018204553B4 (de) | Leistungselektronikmodul für Kraftfahrzeuganwendungen | |
DE102021110251A1 (de) | Leistungshalbleiteranordnung und wechselrichterbrücke mit leistungshalbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: THOBEN, MARKUS, DR.-ING., 59494 SOEST, DE |
|
8139 | Disposal/non-payment of the annual fee |