DE10042948A1 - Integriertes Bauelement und Verfahren zu dessen Herstellung - Google Patents

Integriertes Bauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE10042948A1
DE10042948A1 DE10042948A DE10042948A DE10042948A1 DE 10042948 A1 DE10042948 A1 DE 10042948A1 DE 10042948 A DE10042948 A DE 10042948A DE 10042948 A DE10042948 A DE 10042948A DE 10042948 A1 DE10042948 A1 DE 10042948A1
Authority
DE
Germany
Prior art keywords
copper
layer
integrated component
dielectric
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10042948A
Other languages
English (en)
Other versions
DE10042948C2 (de
Inventor
Kia Seng Low
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10042948A priority Critical patent/DE10042948C2/de
Publication of DE10042948A1 publication Critical patent/DE10042948A1/de
Application granted granted Critical
Publication of DE10042948C2 publication Critical patent/DE10042948C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein integriertes Bauelement (1) mit einer Leiterbahn (10) aus Kupfer weist zwischen der Leiterbahn (10) und einer Abdeckschicht (12) aus SiN eine zwischenschicht (11) aus Kupferoxid auf. Dadurch wird die Diffusion von Kupfer aus der Leiterbahn (10) in ein benachbartes Dielektrikum (3) wirksam verhindert.

Description

Die Erfindung betrifft ein integriertes Bauelement mit einer in ein Dielektrikum eingebetteten kupferhaltigen Leiterbahn, die mit einer Abdeckschicht abgedeckt ist.
Die Erfindung betrifft ferner ein Verfahren zur Ausbildung von Leiterbahnen in einem integrierten Bauelement mit den Verfahrensschritten:
  • - Ausbilden einer kupferhaltigen Leiterbahn in einem Dielek­ trikum;
  • - Abscheiden einer die Leiterbahn und das Dielektrikum abdec­ kenden Abdeckschicht.
Es ist bekannt, zur Herstellung von Leiterbahnen aus Kupfer das sogenannte Dual-Damascene-Verfahren anzuwenden. Im Rahmen dieses Verfahrens werden zunächst in einem eine erste Metal­ lisierungsschicht abdeckenden Dielektrikum Ausnehmungen für Leiterbahnen und die Leiterbahnen mit der ersten Metallisie­ rungsschicht verbindende Vias ausgeätzt. Anschließend wird in den Ausnehmungen eine Diffusionsbarriere konform abgeschie­ den. Daran schließt sich die Abscheidung einer Startschicht aus Kupfer an. Die Startschicht dient in einem nachfolgenden Galvanisierungsvorgang als Elektrode, um eine die Ausnehmun­ gen füllende Kupferschicht ganzflächig abzuscheiden. Außer­ halb der Leiterbahnen wird dann das ganzflächig abgeschiedene Kupfer und die Diffusionsbarriere durch chemisch-mechanisches Polieren entfernt. Abschließend werden die Leiterbahnen mit einer Abdeckschicht aus SiN oder SiC abgedeckt.
Die Diffusionsbarrieren und die Abdeckschicht dienen dazu, die in den Leiterbahnen enthaltenen Kupferatome davon abzu­ halten, in das angrenzende Dielektrikum aus Siliziumoxid zu diffundieren. Denn dadurch besteht die Gefahr, daß benachbar­ te Leiterbahnen kurzgeschlossen werden. Ein Kurzschluß kann unter Umständen sogar zur Zerstörung des betreffenden inte­ grierten Bauelements führen.
Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein integriertes Bauelement zu schaf­ fen, dessen kupferhaltige Leiterbahn gegen die Diffusion des Kupfers in das benachbarte Dielektrikum abgesichert sind.
Der Erfindung liegt ferner die Aufgabe zugrunde, ein Verfah­ ren zur Herstellung eines derartigen Bauelements anzugeben.
Diese Aufgaben werden durch ein integriertes Bauelement mit den Merkmalen des Anspruchs 1 und ein Verfahren mit den Merk­ malen des Anspruchs 8 gelöst.
Durch das Vorsehen einer als Diffusionsbarriere dienenden Zwischenschicht auf der Oberfläche der Leiterbahnen werden wichtige Diffusionswege zwischen der Leiterbahn und der Ab­ deckschicht unterbrochen. Denn aufgrund der schwachen Adhäsi­ on zwischen den Leiterbahnen und der Abdeckschicht diffun­ diert Kupfer insbesondere entlang der Abdeckschicht aus dem Bereich der Leiterbahn in das angrenzende Silizium oder Sili­ ziumoxid. Die Diffusionsbarriere auf den Leiterbahnen unter­ bricht jedoch diesen Diffusionsweg.
Bei einer bevorzugten Ausführungsform der Erfindung wird die Leiterbahn auf ihrer Oberfläche aufoxidiert.
Eine derartige Oxidschicht stellt im allgemeinen eine wirksa­ me Diffusionsbarriere dar. Im Rahmen des Oxidationsprozesses können außerdem auch Reste von Kupfer außerhalb der Leiter­ bahnen auf der Oberfläche des Dielektrikums aufoxidiert wer­ den, was eine dauerhafte Isolation der Leiterbahnen unterein­ ander gewährleistet.
Weitere zweckmäßige Ausgestaltungen der Erfindung sind Gegen­ stand der abhängigen Ansprüche.
Nachfolgend wird die Erfindung im einzelnen anhand der beige­ fügten Zeichnung erläutert. Es zeigen:
Fig. 1 bis 8 Querschnitte durch ein integriertes Bauele­ ment mit kupferhaltigen Leiterbahnen zu ver­ schiedenen Zeitpunkten der Herstellung.
Fig. 1 zeigt einen Querschnitt durch ein integriertes Bau­ element 1 vor der Herstellung der in dem integrierten Bauele­ ment 1 enthaltenen Leiterbahnen aus Kupfer. Im integrierten Bauelement 1 ist jedoch bereits eine erste Metallisierungs­ schicht 2 enthalten, die in einem Dielektrikum 3 eingebettet ist. Anstelle der Metallisierungsschicht 2 kann auch Polysi­ lizium oder ein dotiertes Substrat vorhanden sein. Zu dem in Fig. 1a dargestellten Zeitpunkt ist in dem Dielektrikum 3 bereits eine Ausnehmung 4 ausgeätzt worden. Auf der Oberflä­ che des Dielektrikums 3 befindet sich eine Photolackschicht 3', die bereits so strukturiert worden ist, daß wie in Fig. 2 dargestellt, eine weitere Ausnehmung 5 oberhalb der Ausneh­ mung 4 aus dem Dielektrikum 3 ausgeätzt werden kann.
Nach dem Ausätzen der Ausnehmung 5 wird auf dem Dielektrikum 3 eine Diffusionsbarriere 6 konform abgeschieden. Dies ist in Fig. 3 dargestellt. Zum Abscheiden der Diffusionsbarriere 6 wird zweckmäßigerweise ein PVD- oder CVD-Verfahren verwendet. Auch stromlose Galvanik ("Electroless Plating") kommt für die Abscheidung der Diffusionsbarriere in Frage.
In einem weiteren, in Fig. 4 gezeigten Verfahrensschritt wird eine Startschicht 7 aus einer kupferhaltigen Legierung auf der Diffusionsbarriere 6 mit Hilfe eines PVD- oder CVD- Verfahrens konform abgeschieden. Auch hierfür eigent sich stromlose Galvanik ("Electroless Plating"). Die Startschicht 7 dient in einem nachfolgenden Galvanierungsprozeß als eine der Elektroden, um auf der Startschicht 7 eine die Ausnehmun­ gen 4 und 5 füllende Leiterbahnschicht 8 in einem galvanischen Verfahren abzuscheiden. Der sich daraus ergebende Quer­ schnitt ist in Fig. 5 dargestellt.
Außerhalb des Bereichs der Ausnehmungen 4 und 5 wird darauf­ hin durch chemisch-mechanisches Polieren die Leiterbahn­ schicht 8 abgetragen, so daß nun in den Ausnehmungen 4 struk­ turierte Vias 9 und in den Ausnehmungen 5 strukturierte Lei­ terbahnen 10 entstehen. Fig. 6 zeigt den sich ergebenden Querschnitt.
Um die Leiterbahn 10 abzuschließen, wird auf der Leiterbahn 10 eine Zwischenschicht 11 aus Kupferoxid ausgebildet. Damit ergibt sich der in Fig. 7 dargestellte Querschnitt.
Abschließend wird ganzflächig eine Deckschicht 12 auf das Dielektrikum und die Leiterbahn 10 aufgebracht. Die Abdeck­ schicht 12 besteht im allgemeinen aus einem Nitrid oder Car­ bid, insbesondere aus SiN oder SiC.
Durch die Zwischenschicht 11 wird verhindert, daß Kupfer aus der Leiterbahn 10 in das benachbarte Dielektrikum 3 aus Sili­ zium oder Siliziumoxid diffundiert. Im allgemeinen ist die Zwischenschicht 11 flacher als die unbehandelte Oberfläche der Leiterbahn 10. Außerdem weist die Zwischenschicht 11 aus einem Oxid eine höhere Rauhigkeit als eine unbehandelte Ober­ fläche der Leiterbahn 10 auf. Daher ist die Adhäsion zwischen der Abdeckschicht 12 und der Zwischenschicht wesentlich bes­ ser als bei herkömmlichen integrierten Bauelementen, die kei­ ne Zwischenschicht zwischen Abdeckschicht 12 und Leiterbahn 10 aufweisen. Durch die gute Adhäsion zwischen Zwischen­ schicht 11 und Abdeckschicht 12 entstehen auch keine Diffusi­ onspfade an Berührungspunkten 13, an denen die Diffusionsbar­ rieren 6 die Abdeckschicht 12 berühren.
Hinsichtlich der Elektromigration ergeben sich ebenfalls Vor­ teile durch die Zwischenschicht 11. Die Grenzflächendiffusion aufgrund Elektromigration ist zwischen SiN und Kupfer stark ausgeprägt. Die Elektromigration zwischen Kupferoxid und SiN dagegen ist schwach, so daß die Anwesenheit der Zwischen­ schicht 11 die Lebensdauer des integrierten Bauelements 1 verlängert.
Bei der Oxidation der Leiterbahn 10 werden auch durch das chemisch-mechanische Polieren nicht entfernte Reste von Kup­ fer auf dem Dielektrikum 3 aufoxidiert. Dadurch werden Leck­ ströme zwischen benachbarten Leiterbahnen 10 verhindert.
Das hier vorgestellte integrierte Bauelement und das Verfah­ ren zu dessen Herstellung ist insbesondere dann von Vorteil, wenn der Abstand zwischen benachbarten Leiterbahnen 10 redu­ ziert wird, um die Integrationsdichte in integrierten Bauele­ menten zu erhöhen.

Claims (14)

1. Integriertes Bauelement mit einer in ein Dielektrikum ein­ gebetteten, kupferhaltigen Leiterbahn (10), die mit einer Ab­ deckschicht (12) abgedeckt ist, dadurch gekennzeichnet, daß zwischen Leiterbahn (5) und Abdeckschicht (12) eine als Dif­ fusionsbarriere dienende Zwischenschicht (11) vorhanden ist.
2. Integriertes Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Leiterbahnen (5) aus Kupfer hergestellt sind.
3. Integriertes Bauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen der Leiterbahn (10) und einem benachbarten Dielek­ trikum (3) Diffusionsbarrieren (6) ausgebildet sind.
4. Integriertes Bauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Abdeckschicht (12) aus einem Nitrid oder Carbid herge­ stellt ist.
5. Integriertes Bauelement nach Anspruch 4, dadurch gekennzeichnet, daß die Abdeckschicht (12) aus SiN oder SiC hergestellt ist.
6. Integriertes Bauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Zwischenschicht (11) eine Oxidschicht auf der Basis des für die Leiterbahnen (10) verwendeten Materials ist.
7. Integriertes Bauelement nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Zwischenschicht (11) eine Kupferoxidschicht ist.
8. Verfahren zur Ausbildung von Leiterbahnen in einem inte­ grierten Bauelement mit den Verfahrensschritten:
  • - Ausbilden einer kupferhaltigen Leiterbahn (10) in einem Dielektrikum (3);
  • - Abscheiden einer die Leiterbahn (10) und das Dielektrikum (3) abdeckenden Abdeckschicht (12),
dadurch gekennzeichnet, daß vor dem Abscheiden der Abdeckschicht (12) auf der Leiterbahn (10) eine als Diffusionsbarriere dienende Zwischenschicht (11) ausgebildet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Leiterbahn (10) aus Kupfer hergestellt werden.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß zwischen den Leiterbahnen (10) und dem Dielektrikum (3) Dif­ fusionsbarrieren (6) ausgebildet werden.
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die Abdeckschicht (12) aus einem Nitrid oder Carbid herge­ stellt wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Abdeckschicht (12) aus SiN hergestellt wird.
13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß die Oberfläche der Leiterbahn (10) vor dem Aufbringen der Ab­ deckschicht (12) oxidiert wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß auf der Oberfläche der Leiterbahn (10) eine Kupferoxidschicht ausgebildet wird.
DE10042948A 2000-08-31 2000-08-31 Integriertes Bauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE10042948C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10042948A DE10042948C2 (de) 2000-08-31 2000-08-31 Integriertes Bauelement und Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10042948A DE10042948C2 (de) 2000-08-31 2000-08-31 Integriertes Bauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10042948A1 true DE10042948A1 (de) 2002-03-28
DE10042948C2 DE10042948C2 (de) 2002-07-18

Family

ID=7654527

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10042948A Expired - Fee Related DE10042948C2 (de) 2000-08-31 2000-08-31 Integriertes Bauelement und Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE10042948C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10224957A1 (de) * 2002-06-05 2004-01-08 Infineon Technologies Ag Ermüdungsresistente Metallstruktur und Herstellungsverfahren derselben

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
WO2000019498A1 (en) * 1998-10-01 2000-04-06 Applied Materials, Inc. In situ deposition of low k si carbide barrier layer, etch stop, and anti-reflective coating for damascene applications
GB2345790A (en) * 1999-01-14 2000-07-19 Ibm Improving adhesion to copper interconnects in semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
WO2000019498A1 (en) * 1998-10-01 2000-04-06 Applied Materials, Inc. In situ deposition of low k si carbide barrier layer, etch stop, and anti-reflective coating for damascene applications
GB2345790A (en) * 1999-01-14 2000-07-19 Ibm Improving adhesion to copper interconnects in semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10224957A1 (de) * 2002-06-05 2004-01-08 Infineon Technologies Ag Ermüdungsresistente Metallstruktur und Herstellungsverfahren derselben

Also Published As

Publication number Publication date
DE10042948C2 (de) 2002-07-18

Similar Documents

Publication Publication Date Title
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE102013200048B4 (de) Verfahren zum Herstellen integrierter Schaltungen mit Ruthenium beschichtetem Kupfer
DE69834868T2 (de) Verfahren zum Herstellen von Kontakten mit niedrigem Widerstand zwischen Metallisierungsschichten eines integrierten Schaltkreises und dadurch hergestellte Strukturen
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE102006035645B4 (de) Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
DE102008052470B4 (de) Verfahren zum Prozessieren eines Kontaktpads und Verfahren zum Herstellen eines integrierten Schaltkreiselementes
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE4214391A1 (de) Verbindungsstrukturen fuer integrierte halbleiterschaltkreise und verfahren zum herstellen der verbindungsstrukturen
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE10161285A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE102004033825B4 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE102004039803B4 (de) Verfahren zur Herstellung einer Leitbahnanordnung mit erhöhter kapazitiver Kopplung sowie zugehörige Leitbahnanordnung
DE69832380T2 (de) Herstellungsmethode für die verdrahtung von halbleiteranordnungen
DE2902665C2 (de)
DE10136246A1 (de) Halbleitervorrichtung mit kapazitivem Element und Verfahren zu ihrer Herstellung
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE69728205T2 (de) Herstellungsverfahren von Verbindungen in einer integrierten Schaltung
EP1665371B1 (de) Verfahren zur herstellung einer multifunktionellen dielektrikumsschicht auf einem substrat
DE10008573A1 (de) Halbleiterbauelement und Herstellungsverfahren
DE10042948C2 (de) Integriertes Bauelement und Verfahren zu dessen Herstellung
DE102017208398B4 (de) Verfahren zum bilden einer niederohmschen edelmetallzwischenverbindung mit verbesserter haftung
DE69209939T2 (de) Erhöhte Metall-Metall-Antischmelzsicherungsstrukturen und Verfahren zu deren Herstellung
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren
DE69928146T2 (de) Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8339 Ceased/non-payment of the annual fee