DE10042586A1

DE10042586A1 - Referenzstromquelle mit MOS-Transistoren

Info

Publication number: DE10042586A1
Application number: DE10042586A
Authority: DE
Inventors: Bernhard Enal
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-08-30
Filing date: 2000-08-30
Publication date: 2002-03-14
Anticipated expiration: 2020-08-31
Also published as: DE10042586B4; US6492795B2; US20020109490A1

Abstract

Die vorliegende Erfindung betrifft eine Referenzstromquelle, die folgende Merkmale aufweist: DOLLAR A - wenigstens eine erste spannungsgesteuerte Stromquelle (IQ1)mit wenigstens einer ersten Steuerspannungsquelle zur Bereitstellung einer ersten temperaturabhängigen Steuerspannung (Uc1), wenigstens einem ersten MOS-Transistor (T11, T21) und einem Ausgang, an dem ein erster Strom (I1) zur Verfügung steht, der von der Steuerspannung (Uc1) und einer Prozessverstärkung (K) des wenigstens einen ersten MOS-Transistors (T11, T21) abhängig ist, DOLLAR A - wenigstens eine zweite spannungsgesteuerte Stromquelle (IQ2) mit wenigstens einer zweiten Steuerspannungsquelle zur Bereitstellung einer zweiten Steuerspannung (Uc2), wenigstens einem zweiten MOS-Transistor (T12, T22) und einem Ausgang, an dem ein zweiter Strom (I2) zur Verfügung steht, der von der zweiten Steuerspannung (Uc2) und einer Prozessverstärkung (K) des wenigstens einen zweiten MOS-Transistors (T12, T22) abhängig ist, DOLLAR A - eine Additionseinheit (Ta1, Ta2) zur Bereitstellung eines Referenzstromes (Iref) aus dem ersten und zweiten Strom (I1, I2).

Description

Die vorliegende Erfindung betrifft eine Referenzstromquelle zur Bereitstellung eines innerhalb eines Temperaturintervalls wenigstens annäherungsweise temperaturunabhängigen Stromes.

Eine bekannte Schaltung zur Erzeugung eines temperaturunab hängigen Stromes weist eine Bandabstands-Referenz, wie sie beispielsweise in Tietze, Schenk: "Halbleiterschaltungstech nik", Springer-Verlag, Berlin, 1991, Seite 558, beschrieben ist, und einen weitgehend temperaturstabilen Widerstand auf. Der Widerstand ist dabei an einen Ausgang der Bandabstands- Referenz, an dem eine temperaturunabhängige Ausgangsspannung anliegt, angeschlossen und wird von einem temperaturunabhän gigen Strom durchflossen, der über eine einfache Stromspie gelschaltung einer Anwendungsschaltung zugeführt werden kann.

Probleme kann die Verwendung einer Bandabstands-Referenz und eines Widerstands zur Referenzstromerzeugung bei integrierten Schaltungen in CMOS-Technologie mit sich bringen. Widerstände lassen sich in CMOS-Technologie nur sehr schwer mit der er forderlichen Genauigkeit herstellen. Die Widerstandswerte derartiger Widerstände sind zudem stark temperaturabhängig.

Aus der US 4,843,265 ist es bekannt, einen MOS-Transistor zur Erzeugung eines Referenzstromes einzusetzen. Zur Kompensation einer Temperaturabhängigkeit des Drain-Source-Stromes eines MOS-Transistors ist bei der bekannten Referenzstromquelle ei ne Schaltungsanordnung an den Gate-Anschluss angeschlossen, die eine von der absoluten Temperatur abhängige Steuerspan nung erzeugt, die der Temperaturdrift des Drain-Source-Stromes entgegenwirkt.

Ein ähnlicher Ansatz wie bei der US 4,843,265 wird bei einer bekannten Referenzstromquelle nach Blauschild: "An Integrated Time Reference", 1994 International Solid State Circuits Con ference, Paper WP3.5 verfolgt.

Sowohl bei der Stromquelle nach der US 4,843,265 als auch nach Blauschild sind gute, bipolare Transistoren erforderlich, um eine der Temperaturdrift des Drainstromes entgegenwirkende Ansteuerspannung zu erzeugen. Zwar stehen parasitäre Bipo lartransistoren bei allen Bulk-CMOS-Prozessen zur Verfügung; ihre elektrischen Eigenschaften werden aber bei CMOS- Prozessen besonders im "Deep-Submicron"-Bereich immer schlechter reproduzierbar.

Ziel der vorliegenden Erfindung ist es, eine Referenzstrom quelle zur Verfügung zu stellen, die innerhalb eines Tempera turintervalls einen wenigstens annäherungsweise konstanten Strom liefert und die in CMOS-Technologie einfach und kosten günstig realisierbar ist.

Diese Aufgabe wird durch eine Referenzstromquelle gemäß der Merkmale des Anspruchs 1 gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die erfindungsgemäße Referenzstromquelle weist eine erste, spannungsgesteuerte Stromquelle mit wenigstens einer ersten Steuerspannungsquelle zur Bereitstellung einer ersten, tempe raturabhängigen Steuerspannung und mit wenigstens einem ers ten MOS-Transistor auf. An einem Ausgang der ersten, span nungsgesteuerten Stromquelle steht dabei ein erster Strom zur Verfügung, der von der Steuerspannung und einer Prozessverstärkung des wenigstens einen ersten MOS-Transistors abhängig ist. Die Referenzstromquelle weist weiterhin eine zweite, spannungsgesteuerte Stromquelle mit wenigstens einer zweiten Steuerspannungsquelle zur Bereitstellung einer zweiten Steu erspannung und mit wenigstens einem zweiten MOS-Transistor auf. An einem Ausgang der zweiten, spannungsgesteuerten Strom quelle steht dabei ein zweiter Strom zur Verfügung, der von der zweiten Steuerspannung und einer Prozessverstärkung des wenigstens einen zweiten MOS-Transistors abhängig ist. Wei terhin ist zur Bildung eines Referenzstroms aus dem ersten und zweiten Strom der ersten und zweiten Stromquelle eine Ad ditionseinheit vorgesehen.

Die Prozessverstärkung K eines MOS-Transistors resultiert be kanntlich aus dem Produkt aus der temperaturabhängigen La dungsträgerbeweglichkeit µ und einem Kapazitätsbelag Cox, der unter anderem von der Dicke des Gate-Oxids abhängig ist. Bei der erfindungsgemäßen Referenzstromquelle, bei der der erste Strom von der temperaturabhängigen ersten Steuerspannung und der temperaturabhängigen Prozessverstärkung K abhängig ist, und bei der der zweite Strom von der temperaturabhängigen Prozessverstärkung und der zweiten Steuerspannung abhängig ist, lassen sich der erste und zweite Strom durch eine geeig nete Dimensionierung der MOS-Transistoren in den Stromquellen oder durch eine geeignete Gewichtung der Ströme vor deren Ad dition so einstellen, dass der aus dem ersten und zweiten Strom resultierende Referenzstrom innerhalb eines Temperatur intervalls wenigstens annäherungsweise temperaturunabhängig ist.

Die von der Temperatur abhängige, erste Steuerspannung, die vorzugsweise proportional zu der absoluten Temperatur ist, kann durch einen Bipolartransistor, insbesondere durch einen in jeder Bulk-CMOS-Schaltung vorhandenen, parasitären Bipo lartransistor mit ausreichender Genauigkeit erzeugt werden.

Die zweite Steuerspannung ist insbesondere derart gestaltet, dass die Ableitung der ersten Steuerspannung nach der Tempe ratur und die Ableitung der zweiten Steuerspannung nach der Temperatur nicht gleich sind. Die zweite Steuerspannung ist vorzugsweise innerhalb des relevanten Temperaturintervalls, innerhalb dessen der Referenzstrom konstant sein soll, kon stant oder ist innerhalb dieses Intervalls umgekehrt propor tional zu der absoluten Temperatur.

Der von der ersten und zweiten spannungsgesteuerten Strom quelle gelieferte Strom genügt vorzugsweise der folgenden Be ziehung:

I ∝ K.Uc² (1),

wobei I den jeweiligen Ausgangsstrom der ersten oder zweiten Stromquelle und Uc die jeweilige Steuerspannung bezeichnet.

Aus W. M. Sansen et al.: "A CMOS Temperature-Compensated Cur rent Reference", IEEE Journal of Solid State Circuits, Vol. 23, No. 3, June 1988 ist der prinzipielle Aufbau eines Aus führungsbeispiels einer Stromquelle beschrieben, deren Aus gangsstrom der Beziehung (1) genügt. Die Schaltungsanordnung weist im wesentlichen zwei MOS-Transistoren auf, deren Steu eranschlüsse mittels einer Steuerspannungsquelle gekoppelt sind und die jeweils von dem Strom I durchflossen werden.

Ein in Gleichung (1) nicht enthaltener Proportionalitätsfak tor A ist von der Dimensionierung der zwei MOS-Transistoren in jeder spannungsgesteuerten Stromquelle abhängig. Mathematisch lässt sich zeigen, dass die Ausgangsströme der ersten und zweiten spannungsgesteuerten Stromquellen durch geeignete Dimensionierung der beiden MOS-Transistoren oder durch eine Multiplikation der Ausgangsströme mit geeigneten Gewichtungs faktoren vor der Addition so gewichtet werden können, dass der Referenzstrom wenigstens annäherungsweise temperaturunab hängig ist.

Die vorliegende Erfindung wird nachfolgend anhand von Ausfüh rungsbeispielen in Figuren näher erläutert. Es zeigt:

Fig. 1: ein Blockschaltbild einer erfindungsgemäßen Refe renzstromquelle mit einer ersten und zweiten span nungsgesteuerten Stromquelle und einer Additionsein heit,

Fig. 2: ein Schaltbild einer ersten oder zweiten spannungs gesteuerten Stromquelle gemäß einer ersten Ausfüh rungsform,

Fig. 3: ein Schaltbild einer ersten oder zweiten spannungs gesteuerten Stromquelle gemäß einer zweiten Ausfüh rungsform,

Fig. 4: ein Schaltbild einer erfindungsgemäßen Referenz stromquelle gemäß einer ersten Ausführungsform,

Fig. 5: ein Schaltbild einer erfindungsgemäßen Referenz stromquelle gemäß einer weiteren Ausführungsform,

Fig. 6: Gesamtschaltbild einer erfindungsgemäßen Referenz stromquelle.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

Fig. 1 zeigt ein Blockschaltbild einer erfindungsgemäßen Re ferenzstromquelle, die eine erste spannungsgesteuerte Strom quelle IQ1 zu Bereitstellung eines ersten Stroms I1 und eine zweite spannungsgesteuerte Stromquelle IQ2 zur Bereitstellung eines zweiten Stromes I2 aufweist. Eine Additionseinheit ADD verknüpft den ersten und zweiten Strom I1, I2 zu einem Refe renzstrom Iref. Die erste Stromquelle IQ1 weist eine erste Steuerspannungsquelle UQ1 zur Bereitstellung einer ersten Steuerspannung Uc1 auf, die temperaturabhängig und vorzugs weise proportional zu der absoluten Temperatur T ist. Die zweite Stromquelle IQ2 weist eine zweite Steuerspannungsquel le UQ2 zur Bereitstellung einer zweiten Steuerspannung Uc2 auf. Die zweite Steuerspannung Uc2 ist vorzugsweise tempera turunabhängig oder umgekehrt proportional zu der absoluten Temperatur.

Jede der Stromquellen IQ1, IQ2 weist wenigstens einen MOS- Transistor auf. Die Ausgangsströme I1, I2 der ersten und zweiten Stromquelle IQ1, IQ2 sind vorzugsweise proportional zu dem Produkt aus der Prozessverstärkung K des jeweiligen MOS-Transistors und dem Quadrat der jeweiligen Steuerspannung Uc1, Uc2. Die Prozessverstärkung K ergibt sich aus dem Pro dukt der temperaturabhängigen Ladungsträgerbeweglichkeit µ und dem Kapazitätsbelag Cox der Gate-Kapazität. Für die Aus führungsbeispiele ist angenommen, dass die MOS-Transistoren in den Stromquellen IQ1, IQ2 durch denselben Herstellungspro zess erzeugt wurden, so dass die Prozessverstärkung K für beide Stromquellen IQ1, IQ2 gleich ist.

Fig. 2 zeigt ein Ausführungsbeispiel für eine Realisierung einer der Stromquellen IQ1, IQ2. Die Schaltungsanordnung weist einen ersten und zweiten MOS-Transistor T1, T2 auf, zwischen deren Gate-Anschlüssen G eine Steuerspannungsquelle UQ zur Bereitstellung einer Steuerspannung Uc verschaltet ist, umd die Gate-Anschlüsse aneinander zu koppeln. Der Drain-Anschluss D des ersten Transistors T1 ist dabei mit dessen Gate-Anschluss G verbunden. Das Verhältnis W1/L1 von Kanalbreite zu Kanallänge des ersten Transistors T1 ist größer als das Verhältnis W2/L2 von Kanalbreite zu Kanallänge des zweiten Transistors T2.

In Reihe zu dem ersten Transistor T1 (n-Kanal-Transistor) ist ein komplementärer, dritter Transistor T3 (p-Kanal-Transistor) und in Reihe zu dem zweiten Transistor T2 (n-Kanal- Transistor) ist ein komplementärer, vierter Transistor T4 (p- Kanal-Transistor) geschaltet, wobei der dritte und vierte Transistor T3, T4 als Stromspiegel verschaltet sind; das heißt, deren Gate-Anschlüsse sind miteinander verbunden, und der Drain-Anschluss des vierten Transistors T4 ist an dessen Gate-Anschluss angeschlossen. Die Reihenschaltungen des ers ten und dritten Transistors T1, T3 und des zweiten und vier ten Transistors T2, T4 sind jeweils zwischen einer Klemme für ein Versorgungspotential V+ und einer Klemme für ein Bezugs potential GND verschaltet. Das Übertragungsverhältnis des Stromspiegels T3, T4 beträgt 1 : 1, das heißt, die beiden Tran sistoren werden von einem Strom I desselben Betrags durch flossen. Dies kann durch identisch dimensionierte Transisto ren T3, T4 erreicht werden, die bei einer gegebenen Gate- Source-Spannung von demselben Drain-Source-Strom durchflossen werden.

Ohne die Funktionsweise der Schaltungsanordnung zu beein trächtigen, können die n-Kanal-Transistoren selbstverständlich durch p-Kanal-Transistoren, und umgekehrt, ersetzt werden, wobei dann die Versorgungsspannung umzupolen ist.

Der Strom I durch den ersten MOS-Transistor T1 genügt gemäß einem bekannten Modell für das Übertragungsverhalten eines MOS-Transistors der Beziehung:

Entsprechend gilt für den Strom I2 durch den zweiten Transis tor T2:

wobei:
K die temperaturabhängige Prozessverstärkung der MOS- Transistoren T1, T2,
Vgs1, Vgs2 die jeweilige Gate-Source-Spannnung der MOS- Transistoren T1, T2 und
Vth die sogenannte Threshold-Spannung der MOS-Transistoren ist.

Analysiert man die Schaltung gemäß Fig. 2 unter Verwendung der Gleichungen (2) und (3) und setzt man Vgs2 = Vgs1 + Uc so er gibt sich für den Strom I in Abhängigkeit von Uc:

I = K.Uc².A (4),

wobei der konstante Proportionalitätsfaktor A gemäß

von den Kanalbreiten W1, W2 und Kanallängen L1, L2 der Tran sistoren T1, T2 abhängig ist.

Die Stromquelle nach Fig. 2 erzeugt einen Strom I, der line ar von der temperaturabhängigen Prozessverstärkung K und quadratisch von der Steuerspannung Uc abhängig ist.

Wie nicht näher dargestellt ist, kann ein derartiger Strom auch mittels einer Stromquelle erzeugt werden, deren Aufbau im wesentlichen der Stromquelle nach Fig. 2 entspricht und bei der die Steuerspannungsquelle zwischen dem Source- Anschluss des ersten oder zweiten Transistors T1; T2 und dem Bezugspotential verschaltet ist.

Die Steuerspannung Uc der Steuerspannungsquelle muss bei der Stromquelle nach Fig. 2 auf das sich ändernde Gate-Potential des ersten Transistors T1 bezogen sein. Fig. 3 zeigt ein Ausführungsbeispiel zur Realisierung einer derartigen, schwe benden Spannungsquelle.

Die Schaltungsanordnung weist eine Steuerspannungsquelle UQ auf, die eine auf Bezugspotential GND bezogene Steuerspannung Uc liefert. Diese Steuerspannung wird durch eine geeignete Schaltungsanordnung auf einen Widerstand R1 übertragen, der zwischen den Gate-Anschlüssen des ersten und zweiten Transis tors verschaltet ist. Die Spannungsquelle UQ ist dabei zwi schen einen ersten Anschluss (Minus-Anschluss) eines Operati onsverstärkers OV und dem Bezugspotential GND verschaltet.

Ein zweiter Anschluss des Operationsverstärkers OV ist an ei nen Anschluss eines zweiten Widerstands R2 angeschlossen, dessen anderer Anschluss an Bezugspotential GND anliegt und der wenigstens annäherungsweise denselben Widerstandswert R wie der erste Widerstand R1 aufweist. In Reihe zu dem Wider stand R2 ist ein Transistor T5 (p-Kanal-MOS-Transistor) ge schaltet, dessen Drain-Anschluss an den Widerstand R2 und dessen Source-Anschluss an das Versorgungspotential V+ ange schlossen ist. Der Gate-Anschluss des Transistors T5 ist an den Ausgang des Operationsverstärkers OV angeschlossen.

Der Operationsverstärker OV regelt den Transistor T5 derart, dass der zweite Widerstand R2 von einem Strom Ic durchflossen wird, der einen Spannungsabfall über diesem Widerstand R2 hervorruft, der der Steuerspannung Uc entspricht. Der Wider standswert R des zweiten Widerstands R2 ist dabei nahezu un erheblich. Durch die Regelung des Transistors T5 werden auch temperaturbedingte Schwankungen des Widerstandswertes R aus geglichen, wie sie insbesondere bei Widerständen, die in MOS- Technologie realisiert sind, vorkommen.

Die Schaltungsanordnung weist weiterhin eine Stromspielanord nung mit Transistoren T6 (p-Kanal-Transistor) und T8 (n- Kanal-Transistor), die in Reihe zwischen dem Versorgungspo tential V+ und dem Bezugspotential GND verschaltet sind, und mit Transistoren T7 (p-Kanal-Transistor) und T9 (n-Kanal- Transistor), die in Reihe zwischen dem Versorgungspotential V+ und dem Bezugspotential GND verschaltet sind, auf. Zwi schen den Transistoren T7 und T9 ist der erste Widerstand R1 verschaltet, dessen eine Anschlussklemme an den Gate- Anschluss des ersten Transistors T1 und dessen weitere An schlussklemme an den Gate-Anschluss des zweiten Transistors T2 angeschlossen ist.

Die Transistoren T6, T7 werden ebenfalls durch den Operati onsverstärker OV angesteuert, wofür deren Gate-Anschlüsse an die Ausgangklemme des Operationsverstärkers angeschlossen sind. Die p-Kanal-Transistoren T5, T6, T7 sind vorzugsweise identisch dimensioniert so, dass auch in den beiden Zweigen des Stromspiegels T6, T7, T8, T9 ein Strom Ic fließt, der be tragsmäßig dem Strom durch den zweiten Widerstand R2 ent spricht. Dieser Strom Ic ruft über dem ersten Widerstand R1 einen Spannungsabfall Uc hervor, der der Steuerspannung Uc der Steuerspannungsquelle UQ entspricht, wobei diese Spannung Uc nun auf das Gate-Potential des ersten Transistors T1 der Stromquelle bezogen ist.

Die Bauteile nach Fig. 3 sind vorzugsweise in einem gemein samen Halbleiterkörper durch dieselben Prozessschritte reali siert. Die beiden Widerstände R1, R2 weisen dann dasselbe Temperaturverhalten auf, wodurch sichergestellt ist, dass derselbe Strom Ic an den Widerständen R1, R2 dieselbe Span nung Uc hervorruft.

Fig. 4 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Referenzstromquelle, die eine erste, spannungsgesteuerte Stromquelle IQ1 und eine zweite, spannungsgesteuerte Strom quelle IQ2 aufweist, deren Aufbau jeweils der oben erläuter ten Stromquelle nach Fig. 2 entspricht.

Ein erster Transistor T11 der ersten Stromquelle IQ1 ent spricht dem ersten Transistor T1 der Schaltungsanordnung nach Fig. 2; ein zweiter Transistor T21 entspricht dem zweiten Transistor T2; ein dritter Transistor T31 entspricht dem dritten Transistor T3, und ein vierter Transistor T41 ent spricht dem vierten Transistor T4. Das Kanalbreite-zu- Kanallänge-Verhältnis W11/L11 des ersten Transistors T11 ist größer als das Kanalbreite-zu-Kanallänge-Verhältnis W21/L21 des zweiten Transistors T21. Ein erster Transistor T12 der zweiten Stromquelle IQ2 entspricht dem ersten Transistor T1 der Stromquelle nach Fig. 2; ein zweiter Transistor T22 ent spricht dem zweiten Transistor T2; ein dritter Transistor T32 entspricht dem dritten Transistor T3, und ein vierter Transis tor T42 entspricht dem vierten Transistor T4. Das Kanalbrei te-zu-Kanallänge-Verhältnis W12/L12 des ersten Transistors T12 ist größer als das Kanalbreite-zu-Kanallänge-Verhältnis W22/L22 des zweiten Transistors T22.

Aus Gründen der Übersichtlichkeit sind Steuerspannungsquellen UQ1, UQ2 zur Bereitstellung der Steuerspannungen Uc1, Uc2 zwischen den Gate-Anschlüssen der ersten und zweiten Transis toren T11, T21; T12, T22 der jeweiligen Stromquelle als ein fache Spannungsquellen dargestellt. Selbstverständlich können diese Spannungsquellen UQ1, UQ2 als schwebende Spannungsquel len in der Ausführungsform gemäß Fig. 3 oder einer beliebi gen, anderen Ausführungsform realisiert sein.

Die ersten und zweiten Transistoren T11, T21 der ersten Stromquelle werden von einem ersten Strom I1 durchflossen, für den gemäß Gleichung (4) gilt:

I1 = K.Uc1².A1 (6),

wobei für den konstanten Proportionalitätsfaktor A1 entspre chend Gleichung (5) gilt:

Entsprechend gilt für einen zweiten Strom I2, von welchem der erste und zweite Transistor T12, T22 der zweiten Stromquelle durchflossen sind:

I2 = KUc2².A2 (8)

mit

als konstantem, von der Dimensionierung der ersten und zwei ten Transistoren T21, T22 der zweiten Stromquelle abhängigen Proportionalitätsfaktor.

Die Referenzspannungsquelle weist eine Ausgangsstufe auf, die im einfachsten Fall zwei Ausgangstransistoren Ta1, Ta2 (p- Kanal-Transistoren) aufweist und eine Summe des ersten und zweiten Stromes I1, I2 an einer Ausgangsklemme AK für eine Last zur Verfügung stellt. Ein erster Ausgangstransistor Ta1 ist mit dem vierten Transistor T41 der ersten Stromquelle IQ1 zu einem Stromspiegel verschaltet, das heißt sein Gate- Anschluss ist an den Gate-Anschluss des vierten Transistors T41 und sein Source-Anschluss ist an das Versorgungspotential angeschlossen. Das Stromverhältnis des ersten Ausgangstran sistors Ta1 und des vierten Transistors T41 der ersten Strom quelle beträgt 1 : 1, so dass der erste Ausgangstransistor Ta1 ebenfalls von dem ersten Strom I1 durchflossen ist.

In entsprechender Weise ist ein zweiter Ausgangstransistor Ta2 mit dem vierten Transistor T42 der zweiten Stromquelle IQ2 zu einem Stromspiegel verschaltet. Das Verhältnis des zweiten Ausgangstransistors Ta2 und des vierten Transistors T42 der zweiten Stromquelle IQ2 beträgt ebenfalls 1 : 1, so dass der zweite Ausgangstransistor Ta2 von dem Strom I2 durchflossen ist.

Die Drain-Anschlüsse des ersten und zweiten Ausgangstransis tors sind gemeinsam an die Ausgangsklemme AK angeschlossen. Für den an der Ausgangsklemme AK zur Verfügung stehenden Re ferenzstrom gilt dann:

Iref = I1 + I2 = K.Uc1².A1 + K.Uc2².A2 (10).

Wie im folgenden erläutert wird, kann durch eine geeignete Wahl der Steuerspannungen Uc1, Uc2 und eine geeignete Dimen sionierung des Verhältnisses von A1/A2 ein Referenzstrom Iref erzeugt werden, der innerhalb eines Temperaturintervalls we nigstens annäherungsweise konstant ist.

Die erste Steuerspannung Uc1 ist gemäß einer Ausführungsform der Erfindung proportional zu der absoluten Temperatur (PTAT = "proportional to absolute temperature"). Für die erste Steu erspannung gilt also:

Uc1(T) = TC1.T (11),

wobei T die absolute Temperatur und TC1 ein Temperaturkoeffi zient ist. Eine derartige Spannung lässt sich in bekannter Weise durch eine Bandabstands-Referenz erzeugen und bei spielsweise mittels der Anordnung nach Fig. 3 an die Gate- Anschlüsse der ersten und zweiten Transistoren T11, T12 der ersten Stromquelle IQ1 anlegen.

Die zweite Steuerspannung ist vorzugsweise konstant oder um gekehrt proportional zu der absoluten Temperatur. Sie lässt sich allgemein darstellen als:

Uc2 = Uc2(T_R) + TC2.(T - T_R) (12),

wobei TR eine Referenztemperatur und TC2 ein auf diese Refe renztemperatur bezogener Temperaturkoeffizient erster Ordnung ist. Für den Spezialfall TC2 = 0 ist Uc2 = Uc2(T_R) const. Ei ne derartige konstante Spannung lässt sich mittels einer Bandabstands-Referenz erzeugen. Für den Spezialfall TC2 < 0 ist die Spannung UC2 umgekehrt proportional zu der Tempera tur. Eine solche Spannung lässt sich ebenfalls mittels einer Bandabstands-Referenz erzeugen.

Die Bauelemente der ersten und zweiten Stromquelle IQ1, IQ2 sind vorzugsweise in einem gemeinsamen Halbleiterkörper rea lisiert; die herstellungsabhängige Prozessverstärkung ist dann für alle Transistoren wenigstens annäherungsweise identisch. Die Prozessverstärkung ist von der Ladungsträgerbeweglichkeit µ und dem Kapazitätsbelag Cox des Gate-Oxids abhängig. Sie lässt sich darstellen als:

wobei K(T_R) die Prozessverstärkung bei der Referenztemperatur T_R bezeichnet. α ist eine von dem Herstellungsprozess der MOS-Transistoren abhängige Konstante. Bei MOS-Transistoren in Silizium-Technologie beträgt α üblicherweise zwischen 1,5 und 1,8.

Setzt man die Beziehungen für die erste und zweite Steuer spannung und die Prozessverstärkung in Gleichung 10 ein, so erhält man einen Ausdruck für den Referenzstrom Iref, der zu nächst von der Temperatur abhängig ist. Entwickelt man den erhaltenen Ausdruck in eine Taylorreihe zur Bezugstemperatur T_R und setzt man dabei den temperaturabhängigen Term erster Ordnung zu 0, so erhält man für das Verhältnis A1/A2:

Für die bevorzugte Ausführungsform mit Uc2 = const, das heißt TC2 = 0 gilt:

Die Steuerspannungen Uc1(T_R), Uc2(T_R) bei der Bezugstempera tur sind vorzugsweise gleich und betragen etwa 0,2 V. . .0,3 V. Für A1/A2 gilt dann:

Die Bezugstemperatur liegt etwa in der Mitte des Temperatur intervalls, innerhalb dessen der Referenzstrom in etwa tempe raturunabhängig sein soll. Der Referenzstrom Iref weist bei einem Verhältnis A1/A2, das einem der oben genannten Bezie hungen (14) bis (16) genügt keine Temperaturabhängigkeit ers ter Ordnung sondern nur noch geringere Temperaturabhängigkei ten höherer Ordnung auf. Obige Herleitung basiert auf dem einfachen Transistormodell gemäß den Beziehungen (2) und (3).

Praktische Schaltungsrealisierungen haben gezeigt, dass der Referenzstrom der erfindungsgemäßen Stromquelle beispielswei se in einem Temperaturintervall zwischen 270 K und 330 K maxi mal Schwankungen von 1. . .2% unterliegt, was für viele Anwen dungen ausreichend ist. Durch eine Dimensionierung der ersten und zweiten Transistoren T11, T12, T21, T22, die den Glei chungen (14) bis (16) genügt, lässt sich mit der erfindungs gemäßen Referenzstromquelle damit ein Referenzstrom erzeugen, der innerhalb eines gegebenen Temperaturintervalls wenigstens annäherungsweise konstant ist.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel einer erfin dungsgemäßen Referenzstromquelle, bei welcher die ersten Transistoren T11, T12 der ersten und zweiten Stromquelle IQ1, IQ2 jeweils identisch dimensioniert sind (W1/L1) und bei der die zweiten Transistoren T21, T22 der ersten und zweiten Stromquelle jeweils identisch dimensioniert sind (W2/L2).

Im Gegensatz zu der Ausführungsform nach Fig. 4 sind die Ausgangstransistoren Ta1, Ta2 bei der Referenzstromquelle nach Fig. 5 anders als die vierten Transistoren T41, T42, mit denen sie jeweils einen Stromspiegel bilden, dimensio niert. Das Stromverhältnis des ersten Ausgangstransistors Ta1 und des vierten Transistors T41 der ersten Stromquelle IQ1 bei gegebener Gate-Source-Spannung beträgt B1 : 1, und das Stromverhältnis des zweiten Ausgangstransistors Ta2 und des vierten Transistors T42 der zweiten Stromquelle IQ2 beträgt B2 : 1.

Für den Referenzstrom Iref gilt dann:

Iref = B1.I1 + B2.I2 = A.B1.K.Uc1² + A.B2.K.Uc2² (17).

Der Faktor A bestimmt mit den Steuerspannungen Uc1, Uc2 den Grundstrom; die Faktoren B1, B2 gewichten die Ströme I1, I2 in geeigneter Weise. Ersetzt man die Beziehung A1/A2 in den Gleichungen (14) bis (16) durch B1/B2 und dimensioniert man die Transistoren T41, T42, Ta1, Ta2 derart, dass das Verhält nis B1/B2 diesen Gleichungen genügt, so resultiert hieraus ein ebenfalls ein wenigstens annäherungsweise temperaturunab hängiger Referenzstrom Iref.

Zum besseren Verständnis sei darauf hingewiesen, dass A1 bzw. B1 größer als A2 bzw. B2 sind. Für α = 1,5 und den Spezial fall einer konstanten zweiten Steuerspannung Uc2 beträgt das Verhältnis von A1/A2 etwa 3, für α = 1,8 etwa 9. Für eine Steuerspannung, die umgekehrt proportional zu der absoluten Temperatur ist, ergibt sich für α zwischen 1,5 und 1,8 und ein Temperaturkoeffizienten TC2 von -2 mV/K ein Verhältnis für A1/A2 zwischen 14 und 38.

Fig. 6 zeigt ein Gesamtschaltbild einer erfindungsgemäßen Referenzstromquelle.

Die Referenzstromquelle weist erste und zweite spannungsge steuerte Stromquellen IQ1, IQ2 und eine Ausgangsstufe AS auf. Der erste Ausgangstransistor Ta1 besteht in Fig. 6 aus einer Anzahl von parallelen Transistoren Ta11, Ta12, Ta13, Ta14, Ta15, von denen einige durch in Reihe geschaltete, mittels La ser zerstörbare Verbindungen (Laser Fuses) deaktiviert werden können, um das Stromverhältnis B1 : 1 des ersten Ausgangstran sistors Ta1 und des vierten Transistors T41 der ersten Strom quelle IQ1 einstellen zu können.

Zur Bereitstellung der ersten und zweiten Steuerspannungen Uc1, Uc2 ist eine Bandabstandsreferenz BGQ vorgesehen, die eine erste Reihenschaltung eines ersten Bipolartransistors BT1, eines Widerstandes R3 und eines MOS-Transistors T91 (p- Kanal-Transistor) und eine zweite Reihenschaltung eines zwei ten Bipolartransistors BT2 und eines MOS-Transistors T92 (p- Kanal-Transistor) aufweist, die jeweils zwischen dem Versor gungspotential V+ und dem Bezugspotential GND verschaltet sind. An einen dem Widerstand R3 und dem MOS-Transistor T91 gemeinsamen Knoten ist ein erster Eingang (Plus-Eingang) ei nes Operationsverstärkers OV1 angeschlossen, und an einen dem zweiten Bipolartransistor BT2 und dem MOS-Transistor T92 ge meinsamen Knoten ist ein zweiter Eingang (Minus-Eingang) des Operationsverstärkers OV1 angeschlossen. Die Gate-Anschlüsse der Transistoren T91, T92 sind an einen Ausgang des Operati onsverstärkers OV1 angeschlossen. Die Bipolartransistoren BT1, BT2 sind jeweils als Dioden verschaltet, das heißt, deren Basis und Kollektor sind jeweils an Bezugspotential GND ange schlossen.

Das Stromverhältnis des ersten und zweiten Bipolartransistors BT1, BT2 beträgt D : 1. Der Operationsverstärker OV1 steuert die MOS-Transistoren T91, T92 derart an, dass die Emitter ströme Iptat der Bipolartransistoren jeweils gleich sind. Die Emitterströme Iptat sind dabei proportional zu der absoluten Temperatur. Für eine durch den Strom Iptat an dem Widerstand R3 hervorgerufene Spannung Uptat gilt:

wobei k die Boltzmann-Konstante und q die Elementarladung ist.

Die Referenzstromquelle weist weiterhin eine erste Stromspie gelanordnung IS1 mit einer Reihenschaltung eines Transistors T51 und eines Transistors T71 und einer Reihenschaltung eines Transistors T61 und eines Transistors T81 jeweils zwischen dem Versorgungspotential V+ und dem Bezugspotential GND auf. Zwischen den Transistoren T51, T71 ist ein Widerstand R11 verschaltet, der an die Gate-Anschlüsse des ersten und zweiten Transistors T11, T21 der ersten Stromquelle IQ1 angeschlossen ist und dessen Widerstandswert dem des Widerstandes R3 ent spricht oder ein Vielfaches davon ist. Die Funktionsweise des Stromspiegels T51, T61, T71, T81 entspricht der des Strom spiegels der Transistoren T7, T6, T9, T8 gemäß Fig. 3. Er überträgt die temperaturabhängige Spannung Uptat an dem Wi derstand R3 oder ein Vielfaches davon, auf den Widerstand R11 zwischen den Gate-Anschlüssen der Transistoren T11, T21 der ersten Stromquelle IQ1. Für die an diesem Widerstand an liegende Spannung gilt dabei Uc1 = Uptat . R11/R3; das Verhältnis der Widerstände R11 und R3 bestimmt damit den Faktor, mit welchem die Spannung Uptat an dem Widerstand R3 auf die Span nung Uc1 an dem Widerstand R11 übertragen wird.

Die Bandabstands-Referenz BG und der Stromspiegel IS1 stellen auf einfach zu realisierende Weise eine temperaturabhängige Spannung Uc1 für die Transistoren T11, T21 zur Verfügung. Die Bipolartransistoren BT1, BT2 können dabei als parasitäre Transistoren in einer CMOS-Schaltung realisiert sein. Die Wi derstände R11, R3 können temperaturabhängig sein, sollten je doch dieselbe Temperaturabhängigkeit aufweisen. Derartige Wi derstände sind in CMOS-Prozessen einfach zu realisieren.

Zur Bereitstellung einer konstanten zweiten Steuerspannung Uc2 ist eine weitere Reihenschaltung eines MOS-Transistors T93, eines weiteren Widerstandes R4 und eines weiteren Bipo lartransistors BT3 zwischen Versorgungspotential V+ und Be zugspotential GND vorgesehen. Der Widerstand R4 ist vorzugsweise größer als der Widerstand R3. Der MOS-Transistor T93 ist ebenfalls durch den Operationsverstärker OV1 angesteuert. Der MOS-Transistor T93 bewirkt einen Stromfluss durch den Wi derstand R4 und den Bipolartransistor BT3, der dem tempera turabhängigen Strom Iptat durch den ersten und zweiten Bipo lartransistor BT1, BT2 entspricht. Die Summe der durch diesen Strom Iptat hervorgerufenen Spannung Ubg ist im wesentlichen temperaturunabhängig konstant. Diese auf Bezugspotential be zogene Spannung Ubg über dem Widerstand R4 und dem Bipo lartransistor BT3 wird mittels einer Schaltungsanordnung, die einen Operationsverstärker OV2, eine Reihenschaltung eines MOS-Transistors T94 und eines Widerstands R22 und einen Stromspiegel T52, T62, T72, T82 aufweist, in eine Spannung zwischen den Gate-Anschlüssen der ersten und zweiten Transis toren T21, T22 der zweiten Stromquelle IQ2 transformiert. Diese Schaltungsanordnung entspricht einer schwebenden Span nungsquelle, deren Aufbau und Funktionsweise der Schaltungs anordnung nach Fig. 3 zur Umsetzung der Spannung Uc gegen Bezugspotential in die Spannung Uc zwischen den Gate- Anschlüssen der Transistoren T1, T2 entspricht. Die Gate- Anschlüsse der Transistoren T12, T21 der zweiten Stromquelle IQ2 sind dabei an einen Widerstand R21 zwischen den Transis toren T52, T72 des Stromspiegels angeschlossen.

Verzichtet man bei der Referenzstromquelle nach Fig. 6 auf die Reihenschaltung aus dem MOS-Transistor T93, dem Wider stand R4 und dem Bipolartransistor BT3 und schließt man den Minus-Eingang (Schaltungspunkt x') des Operationsverstärkers OV2 direkt an den gemeinsamen Knoten des ersten Bipolartran sistors BT1 und des Widerstands R3 (Schaltungspunkt x) an, so erhält man eine zweite Steuerspannung Uc2, die umgekehrt pro portional zu der absoluten Temperatur ist.

Wie gezeigt wurde, liefert die erfindungsgemäße Referenz stromquelle einen in einem Temperaturintervall wenigstens an näherungsweise konstanten Strom. Die Referenzstromquelle ist darüber hinaus einfach in CMOS-Technologie integrierbar.

Während anhand der obigen Ausführungsbeispiele nur Dimensio nierungsvorschriften für die ersten und zweiten MOS- Transistoren der ersten und zweiten Stromquellen hergeleitet wurden, um zu einem bezüglich temperaturabhängigen Termen erster Ordnung kompensierten Referenzstrom zu gelangen, kann durch weitere, spannungsgesteuerte Stromquellen ein Referenz strom erzeugt werden, der auch bezüglich Temperaturabhängig keiten höherer Ordnung kompensiert ist.

Bezugszeichenliste

ADD Additionseinheit
AK Ausgangsklemme
BT1, BT2, BT3 Bipolartransistoren
GND Bezugspotential
I Strom
I1 erster Strom
I2 zweiter Strom
IQ1 erste Stromquelle
IQ2 zweite Stromquelle
Iref Referenzstrom
LF1, . ., LF4 Laser-Fuses
OV Operationsverstärker
OV1, OV2 Operationsverstärker
R1, R2 Widerstände
R3, R11 Widerstände
R4, R22, R21 Widerstände
T1, T11, T21 erste Transistoren (n-Kanal)
T2, T21, T22 zweite Transistoren (n-Kanal)
T3, T4 Transistoren (p-Kanal)
T31, T41, T32, T42 Transistoren (p-Kanal)
T5 Transistor (p-Kanal)
T51, T61 Stromspiegeltransistoren (p-Kanal)
T52, T62 Stromspiegeltransistoren (p-Kanal)
T6, T7 Stromspiegeltransistoren (p-Kanal)
T71, T81 Stromspiegeltransistoren (n-Kanal)
T72, T82 Stromspiegeltransistoren (n-Kanal)
T8, T9 Stromspiegeltransistoren (n-Kanal)
T91, T92, T93, T94 Stromspiegeltransistoren (p-Kanal)
Ta1, Ta2 Ausgangstransistoren
Ta11, . . ., Ta15 Ausgangstransistoren
Uc1 erste Steuerspannung
Uc2 zweite Steuerspannung
UQ1, UQ2 Spannungsquellen
V+ Versorgungspotential

Claims

1. Referenzstromquelle, die folgende Merkmale aufweist:

- wenigstens eine erste, spannungsgesteuerte Stromquelle (IQ1) mit wenigstens einer ersten Steuerspannungsquelle (UQ1) zur Bereitstellung einer ersten, temperaturabhängigen Steuerspan nung (Uc1), wenigstens einem ersten MOS-Transistor (T11, T21) und einem Ausgang, an dem ein erster Strom (I1) zur Verfügung steht, der von der Steuerspannung (Uc1) und einer Prozessver stärkung (K) des wenigstens einen ersten MOS-Transistors (T11, T21) abhängig ist,
- wenigstens eine zweite, spannungsgesteuerte Stromquelle (IQ2) mit wenigstens einer zweiten Steuerspannungsquelle (UQ2) zur Bereitstellung einer zweiten Steuerspannung (Uc2), wenigstens einem zweiten MOS-Transistor (T12, T22) und einem Ausgang, an dem ein zweiter Strom (I2) zur Verfügung steht, der von der zweiten Steuerspannung (Uc2) und einer Prozess verstärkung (K) des wenigstens einen zweiten MOS-Transistors (T12, T22) abhängig ist,
- eine Additionseinheit (Ta1, Ta2) zur Bereitstellung eines Referenzstromes (Iref) aus dem ersten und zweiten Strom (I1, I2).

2. Stromquelle nach Anspruch 1, bei der die erste und zweite Steuerspannung (Uc1, Uc2) unterschiedliche, zeitliche Ablei tungen nach der Temperatur aufweisen.

3. Stromquelle nach Anspruch 1 oder 2, bei der die erste Steuerspannung (Uc1) proportional zu der absoluten Temperatur ist.

4. Stromquelle nach Anspruch 3, bei der die zweite Steuer spannung (Uc2) konstant ist.

5. Stromquelle nach Anspruch 3, bei der die zweite Steuer spannung (Uc2) umgekehrt proportional zu der absoluten Tempe ratur ist.

6. Stromquelle nach einem der vorangehenden Ansprüche, bei der die erste spannungsgesteuerte Stromquelle (IQ1) wenigs tens zwei MOS-Transistoren aufweist (T11, T12), deren Last strecken zwischen einem Versorgungspotential (V+) und einem Bezugspotential (GND) verschaltet sind und deren Steueran schlüsse (G) aneinander gekoppelt sind, und bei der die zwei te, spannungsgesteuerte Stromquelle (IQ2) wenigstens zwei MOS- Transistoren aufweist (T21, T22), deren Laststrecken zwischen einem Versorgungspotential (V+) und einem Bezugspotential (GND) verschaltet sind und deren Steueranschlüsse (G) anein ander gekoppelt sind.

7. Stromquelle nach Anspruch 6, bei der die erste Steuerspan nungsquelle (UQ1) zwischen die Steueranschlüsse (G) der we nigstens zwei MOS-Transistoren (T11, T21) der ersten, span nungsgesteuerten Stromquelle (IQ1) geschaltet ist und bei der die zweite Steuerspannungsquelle (UQ2) zwischen die Steu eranschlüsse der wenigstens zwei MOS-Transistoren (TI2, T22) der zweiten, spannungsgesteuerten Stromquelle (IQ2) geschaltet ist.

8. Stromquelle nach Anspruch 7, bei der ein erster Transistor (T11) der ersten, spannungsgesteuerten Stromquelle (IQ1) und ein erster Transistor (T12) der zweiten, spannungsgesteuerten Stromquelle (Q2) gleich dimensioniert sind und bei der ein zweiter Transistor (T21) der ersten, spannungsgesteuerten Stromquelle (IQ1) und ein zweiter Transistor (T22) der zwei ten, spannungsgesteuerten Stromquelle (Q2) gleich dimensio niert sind.

9. Stromquelle nach einem der vorangehenden Ansprüche, bei der die Additionseinheit (Ta1, Ta2) das erste Stromsignal (I1) mit einem ersten Gewichtungsfaktor (B1) und das zweite Stromsignal mit einem zweiten Gewichtungsfaktor (B2) vor ei ner Addition der Stromsignale (I1, I2) gewichtet.

10. Stromquelle nach Anspruch 1, bei der das Verhältnis der Gewichtungsfaktoren (B1, B2) der folgenden Beziehung genügt:
wobei α eine von dem Herstellungsverfahren der MOS- Transistoren (T11, T12, T21, T22) abhängige Größe,
Uc1(T_R) der Wert der ersten Steuerspannung (Uc1) bei einer Referenztemperatur (T_R),
Uc2(T_R) der Wert der zweiten Steuerspannung (Uc2) bei der Re ferenztemperatur (T_R) ist und
TC2 ein Temperaturkoeffizient der zweiten Steuerspannung (Uc2) ist.

11. Stromquelle nach einem der vorangehenden Ansprüche, die zur Bereitstellung der ersten und zweiten Steuerspannung (Uc1, Uc2) eine Bandabstands-Referenz (BG) aufweist.