DE10025550A1 - Verfahren zum Ätzen - Google Patents

Verfahren zum Ätzen

Info

Publication number
DE10025550A1
DE10025550A1 DE10025550A DE10025550A DE10025550A1 DE 10025550 A1 DE10025550 A1 DE 10025550A1 DE 10025550 A DE10025550 A DE 10025550A DE 10025550 A DE10025550 A DE 10025550A DE 10025550 A1 DE10025550 A1 DE 10025550A1
Authority
DE
Germany
Prior art keywords
etched
polyimide
plasma etching
comprises applying
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10025550A
Other languages
English (en)
Inventor
Volker Weinrich
Manfred Engelhardt
Carlos Mazure-Espejo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10025550A priority Critical patent/DE10025550A1/de
Priority to US09/861,763 priority patent/US20010054599A1/en
Publication of DE10025550A1 publication Critical patent/DE10025550A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Plasmastrukturierung durch Ätzen, insbesondere zur Plasmastrukturierung von Materialien bei hohen Temperaturen. Die Anwendung eines chemischen Ätzprozesses bei erhöhter Temperatur wird dabei durch die vorherige Auftragung einer Polyimid-Maske möglich.

Description

Die Erfindung betrifft ein Verfahren zur Plasmastrukturierung durch Ätzen, insbesondere zur Plasmastrukturierung von Mate­ rialien bei hohen Temperaturen.
Zu den bei erhöhten und/oder hohen Temperaturen vorteilhaft zu strukturierenden Materialien zählt unter anderen Platin, das als Elektrodenmaterial in ferroelektrischen Speicherkon­ densatoren zur Herstellung nichtflüchtiger Datenspeicher (Fe- RAM) eingesetzt wird.
Bekannt sind auch Plasmastruktrierungen mit physikalischen Ätzprozessen bei relativ niedrigen Temperaturen (klei­ ner/gleich 100°C), wobei die Elektrode (v) vorwiegend durch physikalischen Sputterabtrag geätzt und strukturiert wird. Bei der Verwendung reiner Edelgase ist wegen der Ausbildung von Redepositionen an der Maskenseitenwand ein Nachreini­ gungsschritt nötig, der den Prozess verteuert. Bei Verwendung vorwiegend reaktiver Gase bilden sich ebenfalls intermediär Redepositionen, die im Laufe des Ätzprozesses aber wieder entfernt werden. Da diese Redepositionen sehr voluminös sind, führen sie zu einer starken Ätzmaßaufweitung. Außerdem ist der physikalische Sputterabtrag zusammen mit der Verwendung reaktiver Gase für eine starke Facettierung der Maske und ei­ ne nur geringe Maskenselektivität verantwortlich.
Für die Ätzung bei hohen oder erhöhten Temperaturen kommt die Verwendung einer Hardmask aus Oxid in Betracht. Bei der Ent­ fernung der Maske nach der Ätzung kommt es aber wegen des gleichen Untergrundmaterials (in der Regel Oxid) zur Ausbil­ dung von Topographien. Es ist auch die Ätzung bei erhöhter Temperatur unter Verwendung einer metallhaltigen Maske be­ kannt, jedoch hat dies den Nachteil, dass das Metall bei er­ höhten Temperaturen aus der Maske in die Elektrode eindiffun­ diert und deren hohe Leitfähigkeit beeinträchtigt.
Aufgabe der Erfindung ist es, eine Maske zur Verfügung zu stellen, die eine chemische Plasmaätzung bei erhöhten Tempe­ raturen erlaubt.
Gegenstand der Erfindung ist ein Verfahren zur Plasmaätzung bei Temperaturen über 100°C, wobei eine Polyimid-Maske aufge­ bracht wird, bevor die Struktur geätzt wird.
Die Polyimidmaske auf der Elektrode ermöglicht an dieser Stelle, dass bei Temperaturen bis zu 500°C geätzt werden kann. Damit ist die chemische Ätzung der Elektroden möglich, weil sich flüchtige Edelmetallverbindungen mit den Ätzgasen bilden können, die bei niedrigeren Temperaturen nicht entste­ hen. Eine chemische Ätzung von Edelmetallelektroden ist der physikalischen Ätzung im Hinblick auf Selektivität, Ätzrate, Flankenwinkel, Vermeidung von Topographien etc. überlegen.
Die Polyimid-Maske lässt sich nach der Strukturierung einfach durch Veraschen entfernen.
Nach einer vorteilhaften Ausgestaltung der Erfindung ist die Polyimid-Maske aus einem fluorhaltigen Polyimid.
Nach einer vorteilhaften Ausgestaltung der Erfindung wird das Ätzverfahren bei Temperaturen zwischen 150°C und 600°C, be­ vorzugt zwischen 200°C und 550°C und insbesondere bevorzugt zwischen 300°C und 500°C durchgeführt.
Die Erfindung ermöglicht erstmals eine chemische Ätzung bei erhöhter Temperatur. Die Anwendung wird durch die vorherige Auftragung einer Polyimid-Maske möglich.

Claims (3)

1. Verfahren zur Plasmaätzung bei Temperaturen über 100°C, wobei eine Polyimid-Maske aufgebracht wird, bevor die Struk­ tur geätzt wird.
2. Verfahren nach Anspruch 1, bei dem das Polyimid fluorhal­ tig ist.
3. Verfahren nach einem der vorstehenden Ansprüche, bei dem das Polyimid auf dem Wafer durch Vernetzung gebildet wird.
DE10025550A 2000-05-19 2000-05-19 Verfahren zum Ätzen Ceased DE10025550A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10025550A DE10025550A1 (de) 2000-05-19 2000-05-19 Verfahren zum Ätzen
US09/861,763 US20010054599A1 (en) 2000-05-19 2001-05-21 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10025550A DE10025550A1 (de) 2000-05-19 2000-05-19 Verfahren zum Ätzen

Publications (1)

Publication Number Publication Date
DE10025550A1 true DE10025550A1 (de) 2001-11-29

Family

ID=7643281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10025550A Ceased DE10025550A1 (de) 2000-05-19 2000-05-19 Verfahren zum Ätzen

Country Status (2)

Country Link
US (1) US20010054599A1 (de)
DE (1) DE10025550A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9358370B2 (en) * 2012-03-12 2016-06-07 Medtronic Vascular, Inc. Guidewire with integral radiopaque markers
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10453701B2 (en) * 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0230615A2 (de) * 1986-01-31 1987-08-05 International Business Machines Corporation Polyimide mit Silizium, verwendet als Stop für das Sauerstoff-Ätzen und als zusammengesetzte dielektrische Beschichtungen
JPH0572736A (ja) * 1991-09-18 1993-03-26 Hitachi Chem Co Ltd 含フツ素系ポリイミド樹脂膜パターンの製造法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0230615A2 (de) * 1986-01-31 1987-08-05 International Business Machines Corporation Polyimide mit Silizium, verwendet als Stop für das Sauerstoff-Ätzen und als zusammengesetzte dielektrische Beschichtungen
JPH0572736A (ja) * 1991-09-18 1993-03-26 Hitachi Chem Co Ltd 含フツ素系ポリイミド樹脂膜パターンの製造法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jpn. J. Appl. Phys. Vol. 32(1993), Part 1, No. 12B, S. 6102-08 *
Sensors and Actuators A 45 (1994), S. 47-55 *

Also Published As

Publication number Publication date
US20010054599A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
DE2640511C3 (de) Verfahren und Vorrichtung zum selektiven Ätzen einer Aluminiumschicht
DE2658448C3 (de) Verfahren zum Ätzen einer auf einem Halbleiterkörper aufgebrachten Schicht aus Siliciumnitrid in einem Gasplasma
DE69113743T2 (de) Verfahren zur produktion von mikrobump-schaltungen für flip-chip-montage.
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE2659041A1 (de) Verfahren zum aetzen von al tief 2 o tief 3
DE69604018T2 (de) Herstellungsverfahren für Mikromaschine
DE19520768A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
EP0286855A1 (de) Verfahren zum Aetzen von Vertiefungen in ein Siliziumsubstrat
DE19852256B4 (de) Verfahren zum Ätzen von Platin
DE19829863B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10025550A1 (de) Verfahren zum Ätzen
EP0126969A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE3852370T2 (de) Flankenstruktur aus organischem Material.
DE3219284C2 (de)
EP0002798B1 (de) Verfahren zum Entfernen einer Metallschicht von einem Halbleiterkörper durch reaktives Ionenätzen
DE2239145A1 (de) Verfahren zur behandlung von halbleitermaterialien aus iii-v-verbindungen
DE19730322A1 (de) Verfahren zum selektiven Abätzen eines Halbleiterbauteils mit einem organischen Material
DE2900747A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2224468A1 (de) Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten
DE19935131B4 (de) Verfahren zur Beseitigung von Redepositionen von einem Wafer
EP1416527A1 (de) Verfahren zur Herstellung eines Stufenprofils aus einer Schichtfolge
DE3940820C2 (de) Verfahren zur Behandlung von Werkstücken durch reaktives Ionenätzen
EP3303658B1 (de) Verfahren zum herstellen einer diamant-elektrode und diamant-elektrode
DE19901002A1 (de) Verfahren zum Strukturieren einer Schicht
DE10026029B4 (de) Verfahren zum Ablösen von Photoresistlacken

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection