DE10015724A1 - Schaltung zur Übertragung von Daten mit konstanter Bitrate - Google Patents
Schaltung zur Übertragung von Daten mit konstanter BitrateInfo
- Publication number
- DE10015724A1 DE10015724A1 DE10015724A DE10015724A DE10015724A1 DE 10015724 A1 DE10015724 A1 DE 10015724A1 DE 10015724 A DE10015724 A DE 10015724A DE 10015724 A DE10015724 A DE 10015724A DE 10015724 A1 DE10015724 A1 DE 10015724A1
- Authority
- DE
- Germany
- Prior art keywords
- multiplexer
- transmission
- signal
- switching matrix
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/22—Traffic shaping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Die Schaltungsanordnung überträgt isochrone Signale mit unterschiedlichen Bitraten und Wortlängen im Zeitmultiplexverfahren über eine Übertragungsstrecke mit konstanter Übertragungsbitrate und gleichbleibendem Übertragungsrahmen. Zweck der Erfindung ist, vorhandene Übertragungswege und Bausteine nicht nur für die dafür vorgesehenen Signale zu nutzen, sondern sie für möglichst verschiedenartige Signaltypen nutzbar zu machen. Dazu ist eine Schaltung vorgesehen, welche die Signale im Übertragungsrahmen anordnet, und eine Schaltung, welche die Datenrate des Signals aus dem Übertragungstakt zurückgewinnt.
Description
In Fig. 1 ist eine synchrone Übertragungsstrecke
mit nachfolgend beschriebenen Modulen skizziert.
Geschlossene Pfeile symbolisieren Takte von Ein
gangssignalen (Präfix "S"), offene Pfeile die Takte
der Übertragungsstrecke (Präfix "T"). Die Anord
nung der Module dient nicht nur zur Übertragung
der Daten, sondern auch des Signaltaktes und des
Signalrahmentaktes.
CBRout (Constant Bitrate Out): Bekannte Vor
richtung, die isochrone Daten verarbeitet und aus
gibt, wie z. B. ein Analog/Digital-Wandler. Daten
wörter mit konstanter Bitrate und Wortlänge wer
den am Ausgang mit einer festen Signalbitrate SR
in einem Signalrahmen SF ausgegeben.
CBRin (Constant Bitrate In): Bekannte Vorrich
tung, die Datenwörter mit fester Signalbitrate SR
im Signalrahmen SF annimmt und weiterverarbei
tet, wie z. B. ein Digital/Analog-Wandler.
Tx (Transmitter): Bekannte Vorrichtung zur syn
chronen Übertragung von Daten. Der eingehende
Datenstrom wird kodiert und mit der Übertra
gungsbitrate TR im Übertragungsrahmen TF über
tragen. Die Kodierung ermöglicht Taktrückgewin
nung. Zusätzlich eingefügte Kontrollworte bewir
ken die Rahmenkennung und die Übertragung von
Steuerdaten, hier HDLC (High Level Data Link
Control) genannt.
Rx (Receiver): Bekannte Vorrichtung zum Emp
fang synchroner Datenströme. Aus dem Daten
strom werden Daten, Übertragungstakt TR, Über
tragungsrahmen TF und Steuerdaten HDLC extra
hiert.
CG (Clock Generation): Aus einem Grundtakt
werden alle Signal-, Übertragungstakte und
-rahmen generiert, außerdem ein Bruchteil vom
Übertragungsrahmen, dem TMF (Transmit Mul
tiframe).
CS (Clock Synthesis): Aus Übertragungsbitrate TR
und Übertragungsrahmen TF und TMF werden
Signalbitrate SR und Signalrahmen SF zurückge
wonnen.
FIMU (First-In-First-Out Memory + Multiplexer):
Vorrichtung zum Insertieren von Signalwörtern
verschiedener Quellen in einen Ausgangsdaten
strom. Dazu werden die Eingangssignalwörter in
Speichern (FIFO) zwischengespeichert, welche die
Eingangssignale mit der Signalbitrate SR einlesen
und mit der Übertragungsbitrate TR auslesen und
deren Speichergröße veränderbar ist. Darauf folgt
ein Multiplexer, der die verzögerten Signalwörter
im Zeitmultiplexverfahren auf die Datenleitung
aufschaltet. Die Reihenfolge, wie die Eingangs
signale aufgeschaltet werden, ist dabei wählbar.
Durch die vorgeschalteten FIFOs können auch
mehrere Signalwörter des gleichen Eingangs zeit
lich hintereinander gruppiert werden. Diese An
ordnung erlaubt es, die Signalwörter im Aus
gangsdatenstrom zu Gruppen zusammenzufassen
oder in bestimmten Mustern anzuordnen. Wird die
Größe der FIFOs und die Einlesereihenfolge des
Multiplexers über eine Steuerung µP (Mikropro
zessor) veränderbar gemacht, können verschieden
ste Arten von Eingangssignalen übertragen wer
den. Das Muster zur Anordnung der Signalwörter
ist von der Art der Eingangssignale abhängig.
Wird z. B. kurze Übertragungszeit gewünscht,
werden die Signalwörter eines Eigangs mit mög
lichst großen und gleichbleibenden Abständen im
Übertragungsrahmen plaziert, also ist ein kleiner
FIFO nötig und eine kontinuierliche Auslesung
durch den Multiplexer gefordert. Werden dagegen
Eingangssignale mit unterschiedlichen Datenraten
übertragen, dann können mit größeren FIFOs gro
ße Signalwort-Gruppen zusammengefaßt werden.
Der Multiplexer ordnet dabei mehrere Worte eines
Signals hintereinander im Übertragungsrahmen an.
Anstatt des Multiplexers kann auch ein Zeitlage-
Koppelfeld mit konstanter Verzögerung eingesetzt
werden, was den Nachteil hat, daß ein Koppelfeld
meistens nur Datenwörter mit einer festen Wort
länge schalten kann.
DEFI (Demultiplexer + First-In-First-Out Memo
ry): Vorrichtung zum Extrahieren von Signalwör
tern aus dem Übertragungsrahmen. Dazu werden
die Signalwörter zuerst im Demultiplexer oder
Zeitlage-Koppelfeld nach dem gleichen Muster
wie bei FIMU extrahiert. Anschließend werden die
Signalwörter nach dem inversen Muster wie bei
FIMU verzögert, so daß alle Signalwörter eine
einheitliche Verzögerung über die gesamte Über
tragungsstrecke erhalten. Die Reihenfolge, wie der
Demultiplexer den Datenstrom auf die Ausgänge
schaltet, und die Verzögerungszeit der FIFO-
Speicher sind einstellbar.
Am folgenden Beispiel wird das Zusammenspiel
der Komponenten erläutert. Fig. 1 und Fig. 2 sind
für dieses Beispiel ausgelegt. In einem Übertra
gungskanal mit 256 Bit pro Übertragungsrahmen
TF = 8 kHz soll ein Signal mit 16 Bit und 44 kHz
Abtastrate (= Signalrahmen) übertragen werden.
Die Übertragungsbitrate beträgt demnach:
TR = 8 kHz.256 Bit = 2048 kBit/s, die Signalbitrate
SR = 44 kHz.16 Bit = 704 kBit/s.
CG: Der kleinste gemeinsame Vielfache von SR
und TR gibt den Grundtakt von 22528 kHz. Größ
ter gemeinsamer Teiler von TF und SF ist TMF =
4 kHz, also müssen zwei Übertragungsrahmen SF
zusammengefaßt werden. Der Anfang der beiden
Übertragungsrahmen wird am TMF-Signal er
kannt, welches über das Steuerwort HDLC über
tragen wird. Damit ergeben sich die Teilerfaktoren
wie in Fig. 1 gezeigt.
CS: Die Rückgewinnung der Signalbitrate aus der
Übertragungsbitrate ergibt sich aus dem größten
gemeinsamen Teiler von SR und TR, der 64000
beträgt. Für die Frequenzsynthese ergeben sich
daraus die Teilerfaktoren SR/11 = TR/32.
FIMU: Das Eingangssignal wird mit der Signalbi
trate SR in den FIFO eingelesen und verzögert,
evtl. noch im Multiplexer mit weiteren Signalen
verschachtelt und mit der Übertragungsbitrate TR
ausgegeben. Die Signalwörter können dabei nach
beliebigem Muster im Übertragungsrahmen pla
ziert werden. In Fig. 2 werden zwei Möglichkeiten
der Anordnung gezeigt. (a) zeigt 2 Übertragungs
rahmen zu je 256 Bit mit schwarz markierten
Kontrollwörtern zu je 8 Bit am Anfang des Rah
mens. (b) zeigt 11 Signalwörter, die zusammen
gleich lang wie 2 Übertragungsrahmen sind. (c)
Das erste Signalwort wird vollständig in den FIFO
eingelesen. Danach wird es mit der Übertragungs
bitrate TR ausgelesen und im Übertragungsrahmen
plaziert. Werden die folgenden Signalwörter dann
etwa mit gleichem Abstand im Rahmen plaziert,
ist nur ein FIFO der Größe 16 Bit notwendig. Es
ergibt sich damit eine Mindestverzögerung von
einem Signalwort der Länge 22,7 µs. (d) Wird
dagegen eine Gruppe mit 6 Signalwörtern zusam
mengefaßt, ist ein FIFO der Größe 6.16 Bit nötig,
bei einer Verzögerung von 97,7 µs. Das setzt vor
aus, daß der FIFO die ersten 4 Signalwörter schon
auslesen kann, während er die letzten 2 noch ein
ließt.
DEFI: Die im Demultiplexer zurückgewonnenen
Signale werden in einem FIFO gleicher Größe wie
bei FIMU zwischengespeichert und mit der im CS
zurückgewonnenen Signalbitrate SR ausgelesen.
Wenn der FIFO gleichzeitig ein- und auslesen
kann, entsteht keine weitere Verzögerung.
Claims (4)
1. Zusammenschaltung von Multiplexer oder
Zeitlage-Koppelfeld und FIFOs auf der Sen
deseite, gekennzeichnet dadurch, daß vor je
dem Eingang von Multiplexer oder Zeitlage-
Koppelfeld ein FIFO geschaltet wird. MUX
oder Koppelfeld haben freie Zuordnung der
Bits der Eingangssignale (=FIFO-Ausgänge)
zum Übertragungsdatenstrom. Die FIFOs sind
Speicher mit unabhängigem Ein- und Ausle
setakt. Diese Schaltungsanordnung kann so
wohl mit Hardware, wie auch programmge
steuert mit Mikroprozessoren und Speicher
modulen realisiert werden.
2. Zusammenschaltung von Demultiplexer oder
Zeitlage-Koppelfeld und FIFOs auf der Emp
fangsseite, gekennzeichnet dadurch, daß nach
jedem Ausgang von Multiplexer oder Zeitla
ge-Koppelfeld ein FIFO geschaltet wird. De
multiplexer oder Koppelfeld haben freie Zu
ordnung der Bits des Übertragungsdaten
stroms zu den Ausgängen (=FIPO-Eingänge).
Die FIFOs haben unabhängigen Ein- und
Auslesetakt.
3. Taktanbindung von Signalrate an die Übertra
gungsrate, dadurch gekennzeichnet, daß sen
deseitig die Übertragungsrate TR und die Si
gnalrate SR entweder durch Teilung vom glei
chen Grundtakt abgeleitet oder mit Hilfe eines
Phasenregelkreises phasenverkoppelt werden.
Empfangsseitig wird die Signalrate aus der
Übertragungsrate durch Frequenzsynthese zu
rückgewonnen, welche nach folgender Vor
schrift arbeitet: SR/m = TR/n, mit n < m und m,
n ganzzahlig.
4. Taktanbindung des Signalrahmens SF an den
Übertragungsrahmen TF, dadurch gekenn
zeichnet, daß über den größten gemeinsamen
Teiler von SF und TF die Frequenz eines zu
sammengesetzten Übertragungsrahmens TMF
ermittelt wird. Die TMF-Kennung wird über
ein HDLC-Protokoll oder über ein dafür vor
gesehenes Bit im Übertragungsrahmen vom
Sender zum Empfänger übertragen. Die Fre
quenzsynthese-Schaltung erkennt an dieser
TMF-Kennung den Anfang jedes x-ten Signal
rahmens. Die dazwischenliegenden Signal
rahmen werden durch Teilung der Signalbi
trate ermittelt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10015724A DE10015724A1 (de) | 2000-03-29 | 2000-03-29 | Schaltung zur Übertragung von Daten mit konstanter Bitrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10015724A DE10015724A1 (de) | 2000-03-29 | 2000-03-29 | Schaltung zur Übertragung von Daten mit konstanter Bitrate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10015724A1 true DE10015724A1 (de) | 2001-10-04 |
Family
ID=7636905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10015724A Withdrawn DE10015724A1 (de) | 2000-03-29 | 2000-03-29 | Schaltung zur Übertragung von Daten mit konstanter Bitrate |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10015724A1 (de) |
-
2000
- 2000-03-29 DE DE10015724A patent/DE10015724A1/de not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68911134T2 (de) | Rahmen-demultiplexer für digitale signale hoher schrittgeschwindigkeit. | |
DE69922972T2 (de) | System und verfahren zum senden und empfängen von datensignalen über eine taktsignalleitung | |
DE69106012T2 (de) | Rahmensynchronisierungsanordnung. | |
DE69923814T2 (de) | Leitweglenkungschaltung einer Schaltmatrix mit hoher Geschwindigkeit und mit Flusskontrolle | |
DE60216055T2 (de) | Verfahren zur symboltaktsynchronisation in kommunikationssystemen | |
DE69113451T2 (de) | Digitales datenübertragungssystem. | |
DE2239017C2 (de) | Satelliten-Nachrichtensystem | |
DE69017240T2 (de) | Netzwerktakt-Synchronisation. | |
DE2325854C2 (de) | Verfahren und Anordnung zum Multiplexen von Signalen in einer Endstelle eines Zeitmultiplexsystems | |
DE10301130A1 (de) | Taktwiederherstellungsschaltungsanordnung | |
DE69030192T2 (de) | Synchronisationsschaltung | |
DE60107899T2 (de) | Parallele Datenschnittstelle | |
DE69116494T2 (de) | Rahmensynchronisierungsanordnung | |
EP0099101B1 (de) | Synchroner Takterzeuger für Digitalsignal-Multiplexgerät | |
DE3902529C2 (de) | ||
DE68919211T2 (de) | Empfänger für seriellen Daten. | |
DE3688269T2 (de) | Taktsynchronisierer fuer zugriffsschnittstelle. | |
DE10015724A1 (de) | Schaltung zur Übertragung von Daten mit konstanter Bitrate | |
DE4415288A1 (de) | Verfahren zur Aufbereitung und Wiedergewinnung von Daten sowie Anordnung hierzu | |
DE102004024938A1 (de) | Taktungsregenerierungsschleife mit nichtganzzahliger Länge | |
DE602005002766T2 (de) | Verfahren und Anordnung zum Abtasten von numerischen Daten in einer synchronen Übertragung mit Bewahren der binären Integrität | |
DE69110793T2 (de) | Zeitvielfachmultiplexiereinrichtung. | |
DE4236774A1 (de) | Schnurlos-Telekommunikationsgerät | |
DE19755709B4 (de) | Apparat zur Erkennung von Daten im Fernsehübertragungssignal | |
BR8706947A (pt) | Processo para transmissao de um primeiro sinal digital em um segmento temporal do quadro de pulsos de um sinal multiplex temporal,bem como disposicao do lado de emissao e de recepcao para a realizacao do processo |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |