DE10015269A1 - Innenliegende Widerstände in Bohrungen von Leiterplatten - Google Patents
Innenliegende Widerstände in Bohrungen von LeiterplattenInfo
- Publication number
- DE10015269A1 DE10015269A1 DE2000115269 DE10015269A DE10015269A1 DE 10015269 A1 DE10015269 A1 DE 10015269A1 DE 2000115269 DE2000115269 DE 2000115269 DE 10015269 A DE10015269 A DE 10015269A DE 10015269 A1 DE10015269 A1 DE 10015269A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- board
- circuit
- resistance
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
In einer Leiterplatte wird durch Einbringen von Widerstandspaste in eine Bohrung ein elektrischer Widerstand, der in verschiedenen Ebenen der Leiterplatte ankontaktiert ist, realisiert. Die vorgeschlagene Lösung bringt DOLLAR A È ein einfaches und kostengünstiges Herstellungsverfahren, das in den Standardprozeß der Leiterplattenherstellung problemlos integriert werden kann, DOLLAR A È sehr gute elektrische Eigenschaften, insbesondere für Abschlußwiderstände, da die Widerstände minimale parasitäre Einflüsse haben und unmittelbar in der Nähe des abzuschließenden Bauteils plaziert werden können, DOLLAR A È eine Herstellung von Widerständen mit geringen Widerstandstoleranzen mit sich.
Description
Der Anmeldungsgegenstand betrifft ein Verfahren zur Herstel
lung von elektrischen Widerständen in einer Leiterplatte und
eine Leiterplatte mit integriertem elektrischem Widerstand.
Komplexe elektronische Schaltungen werden auf Multilay
er(mehrlagigen)-Leiterplatten aufgebaut. Auf diesen Baugrup
pen befinden sich i. a. sehr viele Einzelbauteile und integ
rierte Schaltungen. Die hohe Bauteiledichte führt zu Ent
flechtungsproblemen und kostenintensiven Leiterplatten mit
sehr vielen Lagen. Es gibt daher Ansätze, passive Bauteile
(Spulen, Kondensatoren, Widerstände) in die Leiterplatten zu
integrieren um somit auf den Leiterplattenoberflächen Platz
zu sparen und eine elektrisch optimale Entflechtung zu erzie
len. Im allgemeinen werden auf den Leiterplatten besonders
viele Widerstände benötigt. Dabei sind folgende Anwendungen
zu unterscheiden:
- - Serienwiderstände (Pull up/pull down-Widerstände) inner halb eines Signalweges, die größere Widerstandstoleranzen aufweisen können (z. B. ± 25%),
- - Abschlußwiderstände gegen Masse, die geringere Toleranzen besitzen sollen (z. B. ± 10%).
Serienwiderstände treten insbesondere in digitalen Schaltun
gen in großen Stückzahlen auf.
Abschlußwiderstände werden häufig bei elektrischen Verbindun
gen zwischen kundenspezifischen Bausteinen ASICs (Application
Specific Integrated Circuit) benötigt. Diese Abschlußwider
stände müssen einen möglichst genauen Widerstandswert besit
zen (z. B. 50 Ω ± 5%) und dürfen nur geringe elektrische Pa
rasitics (Zuleitungsinduktivitäten, -kapazitäten) aufweisen.
Konzentrierte Widerstände auf den Leiterplattenoberflächen
müssen über Durchkontaktierungen und Lötpads mit den Signal
leitungen verbunden werden. Dadurch ergeben sich erhebliche
Störungen der elektrischen Signale. Innenliegende Abschlußwi
derstände können direkt an die Signalleitung angeschlossen
werden und wodurch der störende Einfluß von Parasitics we
sentlich reduziert wird.
Der Einsatz von innenliegenden Widerständen führt zu einer
wesentlichen Reduzierung der Bauteiledichte auf den Leiter
platten und ermöglicht eine deutliche Verbesserung der elekt
rischen Performance der systeminternen Übertragungswege.
Für die Herstellung von innenliegenden Widerständen werden
von den führenden Leiterplattenherstellern zwei Verfahren fa
vorisiert:
- - gedruckte Widerstände (auch Dickschicht-Technik),
- - geätzte Widerstände.
Bei dem Verfahren für gedruckte Widerstände werden mittels
Siebdruck Widerstandspasten auf die Innenlagen gedruckt und
anschließend durch einen Einbrennprozeß ausgehärtet. Unter
schiedliche Widerstandswerte werden über die geometrischen
Abmessungen und/oder verschiedene Pasten realisiert. Wider
standspasten sind mit Widerstandswerten von 1 Ω/sq bis
1 MΩ/sq verfügbar. Allerdings kann mit einer Widerstands
paste bei Berücksichtigung bestimmter Maximalgrößen nur eine
begrenzte Anzahl von verschiedenen Widerstandswerten reali
siert werden.
Ein Hauptproblem bei der Herstellung von Dickschicht-Wider
ständen liegt bei der Gewährleistung von genügend geringen
Toleranzen. Da der Widerstandswert entscheidend von den geo
metrischen Abmessungen abhängt, werden die Widerstandstole
ranzen durch die Toleranzen bei dem Siebdruck bestimmt. Zur
Zeit können die Leiterplattenhersteller Widerstände mit Tole
ranzen von + 25% ohne Abgleich herstellen. Für pull up und
pull down Widerstände in digitalen Schaltungen sind solche
Toleranzen völlig ausreichend. Für Widerstände in analogen
Schaltungen, insbesondere Abschlußwiderstände, werden aber
wesentlich geringere Toleranzen benötigt (z. B. + 5%). Theo
retisch können die Toleranzen von gedruckten Widerständen
mittels Laserabgleich auf + 5% reduziert werden. Der Laser
abgleich ist aber sehr teuer.
Die Kostenvorteile von innenliegenden Widerständen gegenüber
konventionellen diskreten Widerständen hängen ganz wesentlich
von der Anzahl der vergrabenen Widerstände, der Anzahl der
notwendigen Widerstandslagen und den verschiedenen Wider
standspasten ab.
Bei dem Verfahren für geätzte Widerstände werden die vergra
benen Widerstände mit Hilfe einer speziellen Kupferfolie
(z. B. Ohmega-ply®) hergestellt. Diese Kupferfolie ist auf
der Unterseite mit einer metallischen Widerstandsschicht be
schichtet. Die Widerstände werden durch einen separaten
Ätzprozeß bei der Leiterplattenherstellung erzeugt. Mit dem
Ätzprozeß können genauere Geometrien und damit geringere Wi
derstandstoleranzen (± 7%) als beim Siebdruck realisiert
werden. Ein wesentlicher Nachteil von geätzten Widerständen
sind die deutlich höheren Kosten als bei Pastenwiderständen.
Beide Verfahren sind sehr kostenintensiv. Insbesondere innen
liegende Widerstände, deren Toleranzen durch Laserabgleich
reduziert werden, können in kommerziellen Leiterplatten auf
grund der hohen Kosten nicht eingesetzt werden.
Dem Anmeldungsgegenstand liegt das Problem zugrunde, ein Ver
fahren zur Herstellung eines Widerstandes in einer Leiter
platte und eine Leiterplatte mit einem Widerstand anzugeben,
die die angegebenen Nachteile vermeiden.
Das Problem wird durch die unabhängigen Ansprüche gelöst.
Die Erfindung bringt durch Füllung von mechanisch gebohrten
Bohrungen mit Widerstandspasten eine Herstellung von kosten
günstigen und genauen innenliegenden Widerständen mit sich.
Im einzelnen ergeben sich folgende Vorteile gegenüber der
herkömmlichen Technologie:
- - einfaches und kostengünstiges Herstellungsverfahren welches in den Standardprozeß der Leiterplattenherstellung problem los integriert werden kann,
- - sehr gute elektrische Eigenschaften, insbesondere für Abschlußwiderstände, da die Widerstände minimale parasitäre Einflüsse haben und unmittelbar in der Nähe des abzuschlie ßenden Bauteils plaziert werden können,
- - Herstellung von Widerständen mit geringen Widerstandstole ranzen.
Vorteilhafte Weiterbildungen des Anmeldungsgegenstandes sind
in den Unteransprüchen angegeben.
Der Anmeldungsgegenstand wird im folgenden als Ausführungs
beispiel in einem zum Verständnis erforderlichen Umfang an
hand von Figuren näher erläutert. Dabei zeigen:
Fig. 1a und Fig. 1b erfindungsgemäße Widerstände in der
Bohrung einer Leiterplatte als Serien
widerstände in einer Signalleitung,
Fig. 1c und Fig. 1d erfindungsgemäße Widerstände in der
Bohrung einer Leiterplatte als
Abschlußwiderstände zwischen Signal
leitung und Versorgungs- bzw. Masse
ebenen,
Fig. 2 Kurvenscharen mit den Parameter R/ρ in
Abhängigkeit des Bohrdurchmessers D
und der Höhe H zwischen den Ankontak
tierungen, sowie
Fig. 3 den Toleranzbereich des Widerstandes
in Abhängigkeit des Bohrdurchmesser.
In den Figuren bezeichnen gleiche Bezeichnungen gleiche Ele
mente.
Bei dem hier vorgestellten Verfahren werden die innenliegen
den Widerstände mit Hilfe von Widerstandspasten WP und kreis
zylindrischen Bohrungen in der Leiterplatte FR4-ML (Multilay
er) realisiert. Der Widerstandswert wird durch den spezifi
schen Widerstand ρ der Widerstandspaste, den Durchmesser der
Bohrung D und die Länge der Bohrung H zwischen den Ankontak
tierungen bestimmt (Fig. 1). Der Zusammenhang zwischen den
Geometrie und Materialdaten lautet:
Die Ankontaktierung der Widerstandspaste erfolgt an den Me
tallisierungsflächen der (Signal-)Leitungen (strichliert
dargestellt) bzw. Versorgungs- und Masseebenen (als durchge
hende Linie dargestellt). Mit dem Verfahren können sowohl Se
rienwiderstände in einer Signalleitung (Fig. 1a/b) als auch
Abschlußwiderstände zwischen Signalleitung und Versorgungs-
und Masseebenen (Fig. 1c/d) realisiert werden. Die Wider
stände lassen sich während unterschiedlichen Prozeßschritten
der Leiterplatten-Herstellung anfertigen. Durch Bohrungen in
vollständig verpreßten Multilayern (Fig. 1a, c), Bohrungen
in mehrfach verpreßten Multilayern (Fig. 1b) oder mit z-
achsenrichtigen Bohrungen (Fig. 1d).
Mit den heute verfügbaren Widerstandspasten können in Abhän
gigkeit der Bohrgeometrien beliebige Widerstandswerte reali
siert werden.
Fig. 2 zeigt Kurvenscharen mit den Parameter R/ρ in Abhän
gigkeit des Bohrdurchmessers D und der Höhe H zwischen den
Ankontaktierungen. Die Kurven zeigen, daß mit den in Leiter
platten kostengünstig realisierbaren mechanischen Bohrungen
und den heute verfügbaren Widerstandspasten alle erforderli
chen Widerstandswerte realisiert werden können.
Beispiel: Für einen 50 Ω Widerstand mit einem Kontaktie
rungsabstand von H = 1.5 mm und einer Widerstandspaste mit
einem spezifischen Widerstand von ρ = 25 Ω mm (d. h.
Rsq = 2 KΩ/sq) wird eine Bohrung mit einem Durchmesser von
D = 1.0 mm benötigt.
Die Widerstandstoleranzen werden durch die Toleranzen der Wi
derstandspaste, des Bohrdurchmessers und des Ankontaktierab
standes bestimmt. Fig. 3 zeigt den Toleranzbereich des Wi
derstandes in Abhängigkeit des Bohrdurchmesser bei einer
Bohrtoleranz von ± 25 µm. Die Kurven verdeutlichen, daß mit
den üblichen Bohrdurchmessern problemlos Widerstandstoleran
zen kleiner als ± 5% erreicht werden können. Zu den Toleran
zen des Bohrdurchmessers kommen allerdings noch die Toleran
zen der Widerstandspaste (≈ 5%) und des Ankontaktierungsab
standes (≈ 10%) hinzu.
Serienwiderstände mit großen Toleranzen (≈ 20%) können mit
dem beschriebenen Verfahren problemlos realisiert werden. Für
Abschlußwiderstände mit Toleranzen kleiner als ± 5% müssen
Widerstandspasten mit geringen Toleranzen verwendet werden
und insbesondere die Ankontaktierungsabstände genau reali
siert werden.
Claims (6)
1. Verfahren zur Herstellung von elektrischen Widerständen in
einer Leiterplatte, demzufolge
- - in eine Leiterplatte (FR4-ML) eine Bohrung eingebracht wird,
- - in die Bohrung eine Widerstandspaste (WP) eingebracht wird, derart, dass sie in verschiedenen Schichten der Leiterplatte jeweils eine Ankontaktierung mit einem e lektrischen Leiter bildet.
2. Verfahren nach Anspruch 1
dadurch gekennzeichnet,
dass auf die Leiterplatte eine weitere Leiterplattenschicht
aufgepresst wird.
3. Verfahren nach einem der vorstehenden Ansprüche
dadurch gekennzeichnet,
dass auf beiden Seiten der Leiterplatte jeweils eine weitere
Leiterplattenschicht aufgepresst werden.
4. Leiterplatte (FR4-ML) mit integriertem elektrischem Wider
stand, bei der eine Widerstandspaste (WP) in eine Bohrung der
Leiterplatte eingebracht ist, derart, dass die Widerstands
paste in verschiedenen Schichten der Leiterplatte jeweils ei
ne Ankontaktierung mit einem elektrischen Leiter bildet.
5. Leiterplatte nach Anspruch 4,
dadurch gekennzeichnet,
dass die Leiterplatte eine mehrlagige Leiterplatte ist und
die Widerstandspaste mit einem zwischen zwei Lagen angeordne
ten Leiter ankontaktiert ist.
6. Leiterplatte nach einem der Ansprüche 4 oder 5,
dadurch gekennzeichnet,
dass die zylinderförmige Bohrung durch den elektrischen Lei
ter die Ankontaktierungsfläche für die Widerstandspaste bil
det.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000115269 DE10015269A1 (de) | 2000-03-28 | 2000-03-28 | Innenliegende Widerstände in Bohrungen von Leiterplatten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000115269 DE10015269A1 (de) | 2000-03-28 | 2000-03-28 | Innenliegende Widerstände in Bohrungen von Leiterplatten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10015269A1 true DE10015269A1 (de) | 2001-06-28 |
Family
ID=7636613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000115269 Ceased DE10015269A1 (de) | 2000-03-28 | 2000-03-28 | Innenliegende Widerstände in Bohrungen von Leiterplatten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10015269A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1856723A2 (de) * | 2005-03-04 | 2007-11-21 | Sanmina-SCI Corporation | Gleichzeitiges und selektives aufteilen von kontaktlochstrukturen unter verwendung von abdecklack |
WO2009053255A2 (de) * | 2007-10-26 | 2009-04-30 | Continental Automotive Gmbh | Schaltungsträger mit hoher bauteildichte |
US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0574206A2 (de) * | 1992-06-08 | 1993-12-15 | Nippon CMK Corp. | Mehrlagenleiterplatte und Verfahren zu ihrer Herstellung |
EP0719079A1 (de) * | 1994-12-22 | 1996-06-26 | Kanto Kasei Co., Ltd. | Gedruckte Schaltungsplatte |
-
2000
- 2000-03-28 DE DE2000115269 patent/DE10015269A1/de not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0574206A2 (de) * | 1992-06-08 | 1993-12-15 | Nippon CMK Corp. | Mehrlagenleiterplatte und Verfahren zu ihrer Herstellung |
EP0719079A1 (de) * | 1994-12-22 | 1996-06-26 | Kanto Kasei Co., Ltd. | Gedruckte Schaltungsplatte |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1856723A2 (de) * | 2005-03-04 | 2007-11-21 | Sanmina-SCI Corporation | Gleichzeitiges und selektives aufteilen von kontaktlochstrukturen unter verwendung von abdecklack |
EP1856723A4 (de) * | 2005-03-04 | 2010-08-04 | Sanmina Sci Corp | Gleichzeitiges und selektives aufteilen von kontaktlochstrukturen unter verwendung von abdecklack |
US9781830B2 (en) | 2005-03-04 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
US10667390B2 (en) | 2005-03-04 | 2020-05-26 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
US11765827B2 (en) | 2005-03-04 | 2023-09-19 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
WO2009053255A2 (de) * | 2007-10-26 | 2009-04-30 | Continental Automotive Gmbh | Schaltungsträger mit hoher bauteildichte |
WO2009053255A3 (de) * | 2007-10-26 | 2009-06-11 | Continental Automotive Gmbh | Schaltungsträger mit hoher bauteildichte |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60002879T2 (de) | Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung | |
DE3639402A1 (de) | Verfahren zur herstellung einer mehrschichtigen leiterplatte sowie danach hergestellte leiterplatte | |
EP0473875A1 (de) | Verfahren zum Herstellen einer HF-Magnetspulenanordnung in Chip-Bauweise | |
EP0994640A2 (de) | Verfahren zur Herstellung von Schaltungsanordnungen | |
DE19909505C2 (de) | Verfahren zur Herstellung von Schaltungsanordnungen | |
EP0368143A2 (de) | Elektronisches Steuergerät | |
WO1998007193A1 (de) | Multichipmodul | |
DE602005001826T2 (de) | RC Vorrichtungen, organische dielektrische Laminate und Leiterplatten dergleichen Vorrichtungen umfassend, und Verfahren um diese herzustellen | |
US20040108134A1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
EP0451541B1 (de) | Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte | |
DE60211628T2 (de) | Zusammengesetzte elektronische bauteile | |
DE10015269A1 (de) | Innenliegende Widerstände in Bohrungen von Leiterplatten | |
WO2004056160A1 (en) | Printed wiring boards having low inductance embedded capacitors and methods of making same | |
DE102013226549B4 (de) | Verfahren zur Herstellung einer Leiterplatte | |
EP1480500B1 (de) | Leistungsversorgungsschaltung mit dreidimensional angeordneten Schaltungsträgern sowie Herstellungsverfahren | |
EP1315185A1 (de) | Flacher Kondensator und Leiterplatte, die ihn einbettet | |
WO2018073128A1 (de) | Leiterplatte | |
DE19512272C2 (de) | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren | |
EP0394678A2 (de) | Mehrlagen-Leiterplatten für Feinleiter und Verfahren zu ihrer Herstellung | |
WO2018220044A1 (de) | Elektrische komponente und verfahren zu deren herstellung | |
EP1719393B1 (de) | Leiterplatte | |
EP1224674B1 (de) | Verfahren zur herstellung eines kondensatorbauelements | |
DE3412296A1 (de) | Hybridschaltung in multilayer-technik | |
JPH06204664A (ja) | 多層化基板 | |
DE3840207A1 (de) | Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |