DE10011667C2 - Hochgeschwindigkeits-Router - Google Patents

Description

Die Erfindung betrifft einen Hochgeschwindigkeits-Router zur Übertragung von Datenpaketen zwischen Datennetzen.

Datennetze dienen zum Austausch von Daten, die als Datenpake­ te organisiert sind. Gleichartige Datennetze werden durch so­ genannte Bridges (engl.: Brücke) miteinander verbunden, wäh­ rend verschiedenartige Datennetze sogenannte Kopplungscompu­ ter bzw. Gate Ways (engl.: Torweg) benötigen. Bei großen, miteinander gekoppelten gleichartigen Datennetzen werden die Datenwege durch sogenannte Router (engl.: Wegfinder) festge­ legt. Ein Router ist ein Verknüpfungsrechner zwischen zwei Datennetzen. Er bildet einen Teil der drei untersten Schich­ ten des OSI-Schichtmodells und regelt, welchen Weg ein zu versendendes Datenpaket nehmen soll. Im Gegensatz zu Bridges besitzen Router eine eigene MAC-Adresse, so dass sie sich ge­ genüber Stationen so verhalten, als seien sie selbst Kommuni­ kationspartner. Router sind untereinander vernetzt und tau­ schen regelmäßig mittels eines Routingprotokolls Informatio­ nen über Konfigurationen, Leitungsposten, Anzahl der Router im Datenpfad, Fehlerraten und Bitratenkapazität miteinander aus. Die Router tauschen diese Informationen mit Hilfe be­ stimmter Protokolle aus, wobei heute Multi-Protokoll-Router Standard sind, d. h. Router, die verschiedene Protokolle ver­ arbeiten können. Die Leistungskennzahl eines Routers ist der Durchsatz des Routers, der entweder in Datenpakete/Sekunde oder in Byte/Sekunde angegeben wird. Darüber hinaus hängt die Leistung eines Routers von der Bearbeitungszeit eines Daten­ pakets ab und von der Zeit zwischen der Datenverarbeitung zweier Datenpakete. Beides addiert sich zu der Verweilzeit eines Datenpakets im Router.

Datenpakete bestehen aus Kopfdaten bzw. einem Header, aus Nutzdaten (der sogenannten Payload) sowie aus Abschlussdaten bzw. einem Trailer. In dem Header bzw. den Kopfdaten sind di­ verse Verwaltungsdaten für das Datenpaket enthalten, bei­ spielsweise Adresse, Datenpaketnummer, Senderkennung, Daten­ paketstatus usw. Die Nutzdaten enthalten die eigentliche zu übertragende Information.

Ein herkömmlicher Router ermöglicht die Datenübertragung zwi­ schen verschiedenen schnellen Internet-Datennetzen, wie OC-12 oder OC-48-Schnittstellen. OC-12 weist eine Datenübertra­ gungsrate von 622 MBit/Sekunde und OC-48 besitzt eine Daten­ übertragungsrate von 2,5 GBit/Sekunde. Für bidirektionale Verbindungen führt ein OC-48 Interface zu einem Datendurch­ satz von 5.0 GBit/Sekunde. Diese extrem hohen Datenübertra­ gungsgeschwindigkeiten stellen hohe Anforderungen an die Rea­ lisierung der Datenübertragungs-Router.

Fig. 1 zeigt den prinzipiellen Aufbau eines herkömmlichen Routers nach dem Stand der Technik. Der Router verbindet ein erstes lokales Datennetz LAN1 mit einem zweiten lokalen Da­ tennetz LAN2. Der Router ist über Datenverarbeitungsblöcke der physikalischen Schicht an die Datennetze angeschlossen. Die physikalischen Datenverarbeitungsblöcke dienen dem Auf­ bau, der Unterhaltung und Wiederherstellung physikalischer Datenverbindungen, der Kodierung/Dekodierung, der Synchroni­ sierung und Regenerierung des Sendetakts sowie den sogenann­ ten Smoothing-Funktionen. Die Datenbits werden durch die phy­ sikalischen Datenverarbeitungsblöcke PHY aus dem über die Analogleitungen ankommenden Datenstrom extrahiert bzw. an diese abgegeben. Die physikalischen Datenverarbeitungsblöcke PHY sind jeweils mit einer Linecard verbunden. Eine Linecard enthält jeweils ein Eingabe/Ausgabeport IO sowie eine Daten­ weiterleitungsschaltung DW. Die beiden Linecards des Routers sind mit einem Switch bzw. einem Schaltwerk S verbunden.

Die WO 99/17182 A2 beschreibt einen Router mit mindestens einem Port zum Empfang von Datenpaketen und mit mindestens einem Port zum Absenden von Datenpaketen. Der Router enthält einen Speicher, auf den Datenverarbeitungsschaltkreise gemeinsam Zugriff haben. Die Verarbeitung der Kopfdaten erfolgt dabei getrennt von der Datenverarbeitung der Nutzdaten.

Der beschriebene Router enthält im Gegensatz zu dem erfindungsgemäßen Hochgeschwindigkeits-Router lediglich einen Prozessor.

Fig. 2 stellt einen Datenpfad innerhalb einer Linecard eines herkömmlichen Routers nach dem Stand der Technik dar. Das an­ gelegte Datenpaket durchläuft den gesamten Datenpfad. Zunächst gelangt das Datenpaket in einen Eingangspuffer, in dem es zwischen gespeichert wird. Anschließend erfolgt die Kopf­ datenverarbeitung, die Datenverarbeitung der in dem Header des Datenpakets enthaltenen Daten. Das Datenpakt wird weiter­ geleitet und geschaltet und gelangt schließlich in einen Aus­ gangspuffer. In einem weiteren Schritt erfolgt daran an­ schließend das sogenannte Scheduling in einem Scheduler. Die freigeschalteten Datenverarbeitungseinheiten, d. h. die Kopf­ datenverteilungseinheit, die Weiterleitungsschaltung sowie der Scheduler müssen schnell genug arbeiten, um eine Überlau­ fen der Pufferspeicher zu verhindern. Daher werden diese Ein­ heiten herkömmlicherweise als anwendungsspezifisch integrier­ te Schaltungen, sogenannten ASICS, implementiert.

Das Internet zeichnet sich durch starkes Wachstum und Flexi­ bilität aus. Insbesondere Internetdienste wie Sicherheit (Se­ curity), Quality of Service QOS und Traffic Engineering un­ terliegen verschiedenen Konfigurationen und Veränderungen. Herkömmliche Router, deren Verarbeitungseinheiten als ASICS implementiert sind, weisen den Nachteil auf, dass sie gegen­ über Konfigurationsänderungen unflexibel sind, da ihre Hard­ ware festgelegt ist. Es wurden daher Router vorgeschlagen, die programmierbar sind und Prozessoren enthalten. Da die Da­ tenverarbeitungsgeschwindigkeit eines einzelnen Prozessors nicht mit der Übertragungsgeschwindigkeit üblicher Datenüber­ tragungsnetze mithalten kann, wurden Multi-Prozessor-Router mit mehreren Prozessoren vorgeschlagen, die eine Pipeline- Architektur aufweisen.

Fig. 3 zeigt einen derartigen herkömmlichen Multi-Prozessor- Router mit Pipeline-Architektur nach dem Stand der Technik. Hierbei enthält der Router mehrere Prozessoren P1-P4, den je­ weils spezifische Aufgaben zugeteilt sind. Dabei übernehmen beispielsweise die drei in Reihe geschalteten Prozessoren P1-­ P3 verschiedene Aufgaben in Kopfdaten-Datenverarbeitung und der Prozessor P4 das Scheduling.

Derartige Multiprozessor-Router führen zwar zu einer Erhöhung der Datenverarbeitungsgeschwindigkeit jedoch weisen sie den Nachteil auf, dass verschiedene unterschiedliche Prozessoren P1-P4 für die unterschiedlichen Aufgaben programmiert werden müssen. Darüberhinaus wird das Testen derartiger herkömmli­ cher Multi-Prozessor-Router aufgrund der Verwendung verschie­ denartig programmierter Prozessoren erheblich erschwert.

Die JP 9-275413 A beschreibt einen Multiprozessor-Router mit einem Mastermodul 2 zur Protokolldatenverarbeitung und -adressierung. Das Mastermodul 2 ist mit Verbindungsmodulen 3, 4 verbunden, die ihrerseits eine Routing-Datenverarbeitungsfunktion aufweisen.

Es ist daher die Aufgabe der vorliegenden Erfindung einen Hochgeschwindigkeits-Router zuschaffen, der einfach program­ mierbar und testbar ist und gleichzeitig eine sehr hohe Da­ tenübertragungsgeschwindigkeit erlaubt.

Dies Aufgabe wird durch einen Hochgeschwindigkeits-Router mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.

Die Erfindung schafft einen Hochgeschwindigkeits-Router zur Übertragung von Datenpaketen, die Kopfdaten und Nutzdaten enthalten, zwischen Datennetzen, wobei der Router mehrere Da­ tenverarbeitungs-Prozessoren zur parallelen Datenverarbeitung der Kopfdaten aufweist.

Dabei ist ein Verteilungsprozessor zur Verteilung der abgetrennten Kopfdaten an die verschiedenen Datenverarbei­ tungsprozessoren vorgesehen.

Der Verteilungsprozessor verteilt die Kopfdaten in Abhängigkeit von der Priorität der Kopfdaten und der Ar­ beitsbelastung der Datenverarbeitungsprozessoren.

Der Hochgeschwindigkeits-Router weist vorzugsweise einen De­ multiplexer zum Trennen der anliegenden Datenpakete in Kopf- und Nutzdaten auf.

Dabei erfolgt die Verteilung der Kopfdaten an die Datenverar­ beitungsprozessoren vorzugsweise mittels einer DMA-Operation.

Bei einer weiteren bevorzugten Ausführungsform ist ein CAM- Coprozessor mit einem Assoziativspeicher zur Klassifizierung der Datenpakete vorgesehen.

Vorzugsweise ist ferner ein Nutzdatenspeicher zum Zwischen­ speichern der getrennten Nutzdaten vorgesehen.

Dabei enthalten die Kopf- und Nutzdaten eines Datenpakets vorzugsweise jeweils eine Kennzeichnung.

Vorzugsweise ist ferner ein erster Multiplexer zum Zusammen­ setzen der verarbeiteten Kopfdaten und der Nutzdaten vorgese­ hen, wobei die Nutzdaten von dem Nutzdatenspeicher oder einem Schaltwerk stammen.

Weiterhin ist vorzugsweise ein zweiter Multiplexer zum Zusam­ mensetzen der in Nutzdatenspeicher zwischengespeicherten Nutzdaten und der verarbeiteten Kopfdaten vorgesehen.

Bei einer bevorzugten Ausführungsform des erfindungsgemäßen Hochgeschwindigkeits-Routers ist dem ersten Multiplexer ein FIFO-Speicher nachgeschaltet zur Abgabe der zusammengesetzten Datenpakete durch den Router.

Der zweite Multiplexer ist ausgangsseitig vorzugsweise mit dem Schaltwerk verbunden.

Der Verteilungsprozessor, Datenverarbeitungsprozessoren sowie der CAM-Codeprozessor sind bei einer besonders bevorzugten Ausführungsform an einen gemeinsamen Kopfdaten-Bus ange­ schlossen.

Jeder Datenverarbeitungsprozessor besitzt vorzugsweise einen eigenen lokalen Speicher.

An dem Kopfdatenbus ist vorzugsweise zusätzlich ein gemeinsa­ mer globaler Speicher angeschlossen.

Der CAM-Coprozessor ist bei einer besonders bevorzugten Aus­ führungsform über FIFO-Zwischenspeicher mit dem Kopfdaten-Bus verbunden.

Dem Demultiplexer ist vorzugsweise ein Eingangspuffer vorge­ schaltet.

Bei den Datennetzen handelt es sich dabei vorzugsweise um LAN-Netze oder das Internet.

Der Verteilungsprozessor sowie die Datenverarbeitungsprozes­ soren sind vorzugsweise vom gleichen Prozessortyp.

Im weiteren wird eine bevorzugte Ausführungsform des erfin­ dungsgemäßen Hochgeschwindigkeits-Routers unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesent­ licher Merkmale beschrieben.

Es zeigen:

Fig. 1 den prinzipiellen Aufbau eines herkömmlichen Rou­ ters nach dem Stand der Technik;

Fig. 2 einen Datenpfad innerhalb einer Linecard nach dem Stand der Technik;

Fig. 3 einen Multi-Prozessor-Router mit Pipeline- Architektur nach dem Stand der Technik;

Fig. 4 eine bevorzugte Ausführungsform des erfindungsgemä­ ßen Hochgeschwindigkeits-Routers.

Fig. 4 zeigt den Aufbau einer bevorzugten Ausführungsform des erfindungsgemäßen Hochgeschwindigkeits-Routers 1. Der Hochgeschwindigkeits-Router 1 besitzt einen Daten- Eingangsanschluss 2, über den der Router 1 seriell Datenpakete empfängt. Die Datenpakete enthalten einen Header bzw. Kopfdaten sowie eine Payload bzw. Nutzdaten. Die Datenpakete gelangen über eine Leitung 3 in einen Eingangspuffer 4 zum Zwischenspeichern der ankommenden Datenpakete. Von dem Ein­ gangspuffer 4 gelangen die Datenpakete über eine Leitung 5 zu einem Demultiplexer 6, der die Kopfdaten von den Nutzdaten trennt. Die Kopfdaten werden durch den Demultiplexer 6 auf einen Kopfdaten-Bus 7 geschaltet, während die Nutzdaten durch den Demultiplexer 6 über einen Leitung 8 in einen Nutzdaten­ speicher 9 eingeschrieben werden. Der Nutzdatenspeicher 9 ist vorzugsweise ein RAM-Speicher.

An dem Kopfdaten-Bus 7 ist ein Verteilungsprozessor 10 mit einer DMA-Einrichtung 11 angeschlossen. Der Verteilungspro­ zessor 10 dient zur Verteilung der an dem Kopfdaten-Bus 7 an­ liegenden Kopfdaten an verschiedene parallel angeordnete Da­ tenverarbeitungsprozessoren 12, 13, 14, 15. Die Datenverar­ beitungsprozessoren 12, 13, 14, 15 sind vorzugsweise vom sel­ ben Prozessortyp und weisen jeweils einen eigenen lokalen Speicher 16, 17, 18, 19 auf. Die lokalen Speicher sind dabei vorzugsweise RAM-Speicher. Die Verteilung der ankommenden Kopfdaten an die verschiedenen Datenverarbeitungsprozessoren 12, 13, 14, 15 erfolgt mittel DMA-Operation. Der Verteilungs­ prozessor 10 verteilt die Kopfdaten in Abhängigkeit der Prio­ rität der Kopfdaten sowie der Arbeitsbelastung der Datenver­ arbeitungsprozessoren 12, 13, 14, 15.

An dem Kopfdaten-Bus 7 ist ferner ein gemeinsamer Speicher 20 vorgesehen, auf den alle Datenverarbeitungsprozessoren 12, 13, 14, 15 zugreifen können. Darüber hinaus enthält der er­ findungsgemäße Router 1 einen CAM-Coprozessor 21 mit einem Assoziativspeicher bzw. einem CAM-Speicher. Der CAM- Coprozessor dient der Klassifizierung der Datenpakete. Dabei ist der CAM-Coprozessor über FIFO-Speicher 22, 23 mit dem Kopfdaten-Bus 7 zur Glättung des Datenflusses verbunden.

Der erfindungsgemäße Router 1 enthält ferner einen ersten Multiplexer 24 zum Zusammensetzen der am Kopfdaten-Bus 7 an­ liegenden Kopfdaten sowie der in dem Nutzdatenspeicher 9 zwi­ schengespeicherten zugehörigen Nutzdaten. Die Kopf- und Nutz­ daten eines ankommenden Datenpakets besitzen hierzu eine Kennzeichnung bzw. Identifizierung ID, welche angibt, zu wel­ chem Datenpaket sie gehören. Der erste Multiplexer 24 ist über eine Leitung 25 mit dem Nutzdatenspeicher 9 und über ei­ ne Leitung 26 mit dem Kopfdaten-Bus 7 verbunden. Darüber hin­ aus ist der Multiplexer an ein Schaltwerk bzw. Switchfabric über eine Leitung 27 angeschlossen. Ausgangsseitig ist der erste Multiplexer 24 über eine Leitung 28 an einen FIFO- Ausgangsspeicher 29 angeschlossen, der zur Abgabe der zusam­ mengesetzten Datenpakete über eine Leitung 30 und einen Aus­ gangsanschluss 31 des Routers 1 dient.

Der Router 1 enthält ferner einen zweiten Multiplexer 32, der eingangsseitig über Leitungen 25 mit dem Nutzdatenspeicher 9 und mit dem Kopfdaten-Bus 7 verbunden ist. An seinem Ausgang ist der zweite Multiplexer 32 über eine Leitung 33 an das Schaltwerk angeschlossen.

Der in Fig. 4 dargestellte erfindungsgemäße Hochgeschwindig­ keits-Router 1 ermöglicht die Datenübertragung von Datenpake­ ten mit ein sehr hohen Datenübertragungsgeschwindigkeit, wo­ bei die verschiedenen Prozessoren aufgrund der parallelen Ar­ chitekturen vom gleichen Prozessortyp sein können und diesel­ ben Softwaretooles für die verschiedenen Prozessoren verwend­ bar sind. Jedes ankommende Datenpaket wird als eine zustands­ lose Dateneinheit behandelt, wobei lediglich die Headerdaten bzw. Kopfdaten durch den Router 1 verarbeitet werden.

Ein Vorteil der in Fig. 4 dargestellten Routerarchitektur besteht darin, dass eine Ausgangspufferung überflüssig wird. Lediglich die Kopfdaten werden sowohl eingangseitig als auch ausgangsseitig gepuffert. Dabei werden die Kopfdaten eingang­ seitig so lang zwischengespeichert bis die Klassifizierung beendet ist und eine Entscheidung getroffen worden ist, wohin die die Kopfdaten und die zugehörigen Nutzdaten weitergelei­ tet werden sollen. Das Ausgangs-Port ist für das Scheduling verantwortlich und gibt an wohin und wann ein Datenpaket in den Ausgangs-FIFO-Puffer zur Datenübertragung eingeschrieben wird. Die Steuerinformation kann über das Schaltwerk bzw. die Switchfabric übertragen werden.

Die in Fig. 4 dargestellte Router-Architektur kann für ver­ schiedene Arten von Routern und Switches bzw. Schaltern ein­ gesetzt werden, insbesondere für sogenannte Edge-Router, Co­ re-Router, Server-Router und ATM-Switches.

Durch die parallele Anordnung mehrerer Prozessoren an dem ge­ meinsamen Kopfdaten-Bus 7 erreicht der erfindungsgemäße Hoch­ geschwindigkeits-Router 1 eine extrem hohe Datenübertragungs­ geschwindigkeit bei gleichzeitiger einfacher Programmierbar­ keit und Testbarkeit.

Claims (18)

1. Hochgeschwindigkeits-Router zur Übertragung von Datenpaketen, die Kopfdaten und Nutzdaten enthalten, zwischen Datennetzen, wobei der Router (1) mehrere Datenverarbeitungsprozessoren (12, 13, 14, 15) zur parallelen Datenverarbeitung der Kopfdaten und einen Verteilungsprozessor (10) zur Verteilung der getrennten Kopfdaten an die Datenverarbeitungsprozessoren (21, 13, 14, 15) aufweist, wobei der Verteilungsprozessor (10) die Kopfdaten in Abhängigkeit von der Priorität der Kopfdaten und der Arbeitsbelastung der Datenverarbeitungsprozessoren (12, 13, 14, 15) verteilt.

2. Hochgeschwindigkeits-Router nach Anspruch 1, dadurch gekennzeichnet, dass ein Demultiplexer (6) zum Trennen der an dem Hochgeschwindigkeits-Router (1) anliegenden Datenpakete in Kopf- und Nutzdaten vorgesehen ist.

3. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Verteilung der Kopfdaten an die Datenverarbeitungsprozessoren (12, 13, 14, 15) mittels DMA- Operationen erfolgt.

4. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein CAM-Coprozessor (21) mit einem Assoziativspeicher zur Klassifizierung der Datenpakete vorgesehen ist.

5. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein Nutzdatenspeicher (9) zum Zwischenspeichern der getrennten Nutzdaten vorgesehen ist.

6. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kopf- und Nutzdaten eines Datenpakets jeweils eine Kennzeichnung (ID) enthalten.

7. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein erster Multiplexer (24) zum Zusammensetzen von Kopfdaten und Nutzdaten vorgesehen ist, wobei die Nutzdaten von dem Nutzdatenspeicher (9) oder einem Schaltwerk stammen.

8. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass ein zweiter Multiplexer (32) zum Zusammensetzen der in dem Nutzdatenspeicher (9) zwischengespeicherten Nutzdaten und der Kopfdaten vorgesehen ist.

9. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass dem ersten Multiplexer (24) ein FIFO-Speicher (29) nachgeschaltet ist zur Abgabe der zusammengesetzten Datenpakete durch den Router (1).

10. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Multiplexer (32) ausgangseitig mit dem Schaltwerk verbunden ist.

11. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Verteilungsprozessor (10), die Datenverarbeitungsprozessoren (12, 13, 14, 15) und der CAM- Coprozessor (21) an einen gemeinsamen Kopfdatenbus (7) angeschlossen sind.

12. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass jeder Datenverarbeitungsprozessor (12, 13, 14, 15) mit einem eigenen lokalen Speicher (16, 17, 18, 19) verbunden ist.

13. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass an dem Kopfdaten-Bus (7) zusätzlich ein gemeinsamer Speicher (20) angeschlossen ist.

14. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der CAM-Coprozessor (21) über FIFO-Zwischenspeicher (22, 23) an dem Kopfdaten-Bus (7) angeschlossen ist.

15. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass dem Demultiplexer (6) ein Eingangspuffer (4) vorgeschaltet ist.

16. Hochgeschwindigkeit-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Datennetze LAN-Netze sind.

17. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche 1-##, dadurch gekennzeichnet, dass eines der Datennetze das Internet ist.

18. Hochgeschwindigkeits-Router nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Verteilungsprozessor (10) und die Datenverarbeitungsprozessoren (12, 13, 14, 15) Prozessoren vom gleichen Prozessortyp sind.