DE10007108C1 - Verfahren zur galvanischen Herstellung von Mikrostrukturen - Google Patents

Verfahren zur galvanischen Herstellung von Mikrostrukturen

Info

Publication number
DE10007108C1
DE10007108C1 DE10007108A DE10007108A DE10007108C1 DE 10007108 C1 DE10007108 C1 DE 10007108C1 DE 10007108 A DE10007108 A DE 10007108A DE 10007108 A DE10007108 A DE 10007108A DE 10007108 C1 DE10007108 C1 DE 10007108C1
Authority
DE
Germany
Prior art keywords
substrate
microstructures
contact points
electrode
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10007108A
Other languages
English (en)
Inventor
Horst Richter
Karin Rues
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oclaro North America Inc
Original Assignee
Alcatel SEL AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel SEL AG filed Critical Alcatel SEL AG
Priority to DE10007108A priority Critical patent/DE10007108C1/de
Application granted granted Critical
Publication of DE10007108C1 publication Critical patent/DE10007108C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur galvanischen Herstellung von Mikrostrukturen (18) auf einem Substrat (1, 2, 3), wobei das Substrat (1, 2, 3) im Rahmen eines galvanischen Prozesses zusammen mit mindestens einer Elektrode (12) in eine Elektrolytlösung (13) getaucht wird. Auf der Oberfläche des Substrats (1, 2, 3) werden Kontaktstellen (16) zur definierten Einstellung eines elektrischen Stroms (I) zwischen dem Substrat (1, 2, 3) und der Elektrode (12) ausgebildet. Um einen Stromfluss von der Elektrode (12), über die Elektrolytlösung (13) zu dem Substrat (1, 2, 3) von mehreren Milliampere und damit eine reproduzierbare Abscheidung der Mikrostrukturen (18) auf dem Substrat (1, 2, 3) zu erreichen, wird vorgeschlagen, dass die Flächen der Kontaktstellen (16) zur definierten Vergrößerung der Flächen des Substrats (1, 2, 3), die an der Stromführung durch die Elektrode (12), die Elektrolytlösung (13) und das Substrat (1, 2, 3) beteiligt sind, ausgebildet sind.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur galvanischen Herstellung von Mikrostrukturen auf einem Substrat, wobei das Substrat im Rahmen eines galvanischen Prozesses zusammen mit mindestens einer Elektrode in eine Elektrolytlösung getaucht wird und auf der Oberfläche des Substrats Kontaktstellen zum Anlegen eines elektrischen Stroms ausgebildet werden.
Derartige Verfahren werden bspw. zur Herstellung komplexer Schaltungsträger auf Basis von Silizium-Substraten eingesetzt. Die Schaltungsträger kommen bspw. in optoelektronischen Bauteilen (Optohybriden) zum Einsatz. Ein derartiges optoelektronisches Bauteil ist bspw. ein Schreib-Lese-Kopf eines CD-ROM-Laufwerks. Der Einsatz komplexer Schaltungsträger auf Basis von Silizium-Substraten in Optohybriden ist bspw. in dem Artikel "Soldering Technology for Optoelectronic Packaging", Qing Tan und Y. C. Lee, 1996, Electronic Components and Technology Conference, Seiten 26 bis 36 beschrieben. Ein weiterer möglicher Einsatzbereich der komplexen Schaltungsträger sind bspw. Millimeterwellen-Anwendnungen in der Kommunikationstechnik. Der Einsatz eines komplexen Schaltungsträgers in einer Hochfrequenz (HF)-Leistungsendstufe ist bspw. in dem Artikel D. Ferling et al., "Coplanar High Gain Millimeter Wave Amplifier Module", Proc. 28th European Microwave Conference, pp. 201-206, Amsterdam, Netherlands, 1998 beschrieben.
Die Herstellprozesse zur Realisierung der Schaltungen auf den komplexen Schaltungsträgern sind sehr umfangreich und in ihrer Komplexität vergleichbar mit der Herstellung von integrierten Schaltungen (ICs). Wie bei IC-Fertigung werden auch hier eine Vielzahl von Einzelschaltungen (submounts) auf einem einzelnen, in der Regel kreisförmigen Substrat (wafer) ausgebildet.
Die galvanische Herstellung von Mikrostrukturen erfolgt nach dem Stand der Technik im Wesentlichen in der nachfolgend beschriebenen Weise. Auf das Substrat wird eine elektrisch leitende Metallschicht und darauf wiederum eine Schicht eines lichtempfindlichen Fotolacks aufgetragen. Die Fotolackschicht wird im Rahmen eines lithografischen Prozesses durch eine Maske hindurch mit Licht, in der Regel mit ultraviolett (UV)- Licht bestrahlt. Die Maske besteht bspw. aus einem lichtdurchlässsigen Träger (z. B. Quarzglas), auf dem lichtundurchlässigen Strukturen (z. B. Chrom) aufgebracht sind. Je nach dem, ob ein Positiv- oder Negativ-Fotolack benutzt wird, werden die durch die Lichtstrahlung veränderten oder unveränderten Bereiche des Fotolackes chemisch entfernt. Die entfernten Bereiche des Fotolackes bilden Ausnehmungen für die aufzubringenden Mikrostrukturen. Im Bereich dieser Ausnehmungen ist die elektrisch leitende Metallschicht freigelegt. An verschiedenen Stellen im Randbereich des Substrates werden durch bereichsweises Entfernen des Fotolacks auf mechanische oder chemische Weise Kontaktstellen zum Anlegen eines elektrischen Stroms ausgebildet. Die genaue Fläche der Kontaktstellen ist nach dem Stand der Technik belanglos; die Kontaktstellen sollen lediglich eine sichere Kontaktierung des Substrats bzw. der auf dem Substrat aufgebrachten elektrisch leitenden Metallschicht während eines nachfolgenden galvanischen Prozesses ermöglichen.
Während des galvanischen Prozesses wird das Substrat zusammen mit mindestens einer Elektrode in eine wässrige, saure oder alkalische Elektrolytlösung getaucht. Zwischen dem Substrat und der Elektrode liegt eine Spannung an, wobei das Substrat üblicherweise als Kathode (Minuspol) und die Elektrode als Anode (Pluspol) geschaltet ist. Als Elektrode dient im Allgemeinen eine Platte aus einem abzuscheidenden Metall, einer abzuscheidenden Metalllegierung oder eine Inertelektrode. Eine Elektrode aus einem abzuscheidenden Metall wird für die Abscheidung von Metallen, wie bspw. Nickel (Ni) oder Zinn (Sn), eingesetzt. Die Elektrode ist dann als eine Ni- oder Sn-Anode ausgebildet. Eine Elektrode aus einer abzuscheidenden Metalllegierung wird für simultan abscheidbare Legierungen, wie bspw. eutektisches Blei-Zinn (Pb/Sn), eingesetzt. Die Elektrode ist dann als eine Pb/Sn-Anode ausgebildet. Nicht simulatan abscheidbare Legierungen, wie bspw. Gold-Zinn (Au/Sn) werden sequentiell in separaten Bädern abgeschieden. Selbstverständlich können auch andere als die hier aufgezählten Metalle bzw. Metalllegierungen verwendet werden.
Die Elektroden aus einem Metall oder einer Metalllegierung lösen sich beim Elektrolysevorgang langsam auf, nicht dagegen eine Inertelektrode. Eine Inertelektrode wird bspw. für das Edelmetall Gold (Au) eingesetzt, wo die Elektrode dann als ein platiniertes Titannetz ausgebildet ist. Beim Anlegen eines elektrischen Stroms wird das Metall bzw. die Metallverbindung aus der Elektrolytlösung auf den freigelegten Bereichen der elektrisch leitenden Metallschicht des Substrats abgeschieden.
Es erweist sich jedoch als problematisch, dass die freigelegten Flächen der elektrisch leitenden Metallschicht aufgrund der geringen Abmessungen der aufzutragenden Mikrostrukturen üblicherweise sehr klein sind. Die Gesamtfläche aller auf einem Substrat aufzubringender Mikrostrukturen liegt bei den eingangs genannten Anwendungen typischerweise im Bereich von einigen Quadratmillimeter (mm2). Unter Berücksichtigung der Stromdichteverteilung in der Elektrolytlösung ist der entsprechend einzustellende Strom so gering, dass eine reproduzierbare Abscheidung des Metalls bzw. der Metallverbindung auf den freigelegten Bereichen der elektrisch leitenden Metallschicht nicht möglich oder zumindest problematisch ist. Um eine reproduzierbare Abscheidung zu erreichen, sollte der einzustellende Strom im Bereich von einigen Milliampere liegen. Um das zu erreichen ist es aus dem Stand der Technik bekannt, auf dem Substrat zusätzliche Hilfsflächen (Ballastflächen) vorzusehen, in deren Bereich die elektrisch leitende Metallschicht ebenfalls freigelegt ist. Durch diese Ballastflächen wird die mit der Elektrolytlösung in Verbindung stehende Fläche der elektrisch leitenden Metallschicht soweit vergrößert, dass ein Strom im Bereich von einigen Milliampere eingestellt werden kann. Dadurch wird eine reproduzierbare Abscheidung des Metalls bzw. der Metallverbindung auf den freigelegten Flächen der elektrisch leitenden Metallschicht erst möglich.
Die zusätzlichen Ballastflächen haben jedoch den Nachteil, dass sie zum einen die für die Einzelschaltungen auf dem Substrat zur Verfügung stehende Fläche erheblich reduzieren und zum anderen wird der Entwurf der Einzelschaltungen aufgrund der geometrischen Anordnung und Ausbildung der Ballastflächen auf dem Substrat stark eingeschränkt.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung ein Verfahren zur galvanischen Herstellung von Mikrostrukturen der eingangs genannten Art dahingehend auszugestalten und weiterzubilden, dass eine reproduzierbare Abscheidung der Mikrostrukturen auf dem Substrat ohne die zusätzlichen Ballastflächen möglich ist.
Zur Lösung dieser Aufgabe schlägt die Erfindung ausgehend von dem Verfahren zur galvanischen Herstellung von Mikrostrukturen der eingangs genannten Art vor, dass die Flächen der Kontaktstellen zur definierten Vergrößerung der Flächen des Substrats, die an der Stromführung durch die Elektrode, die Elektrolytlösung und das Substrat beteiligt sind, ausgebildet sind.
Erfindungsgemäß kann also auf die Ballastflächen zur Vergrößerung der an der Stromführung beteiligten Flächen des Substrats verzichtet werden. Stattdessen werden die auf dem Substrat ohnehin benötigten Kontaktstellen derart ausgebildet, dass sie zur Flächenvergrößerung benutzt werden können. Die Kontaktstellen haben somit eine zweifache Aufgabe. Zum einen dienen sie zum Anlegen eines elektrischen Stroms und zum anderen dienen sie zur Vergrößerung der an der Stromführung beteiligten Flächen des Substrats während des galvanischen Prozesses.
Gemäß der vorliegenden Erfindung werden die Kontaktstellen nicht mehr einfach durch Entfernen eines lichtempfindlichen Fotolackes auf mechanischer Weise (durch Kratzen oder Schaben) oder auf chemische Weise (durch Ablösen) an bestimmten Stellen des Substrats mit beliebigen Abmessungen gebildet. Damit die Kontaktstellen zu einer definierten Vergrößerung der aufzubauenden Flächen des Substrats führen können, sollten sie möglichst gleichmäßig im Randbereich des Substrats verteilt sein. Der Strom sollte dabei in einer kontrollierbaren Größenordnung (einige Milliampere) eingestellt werden können und reproduzierbare Abscheidungen zur Herstellung der Mikrostrukturen während des galvanischen Prozesses ermöglichen.
Die vorliegende Erfindung hat den Vorteil, dass durch den Verzicht auf die Ballastflächen die für Einzelschaltungen nutzbare Oberfläche des Substrats vergrößert wird. Mit dem erfindungsgemäßen Verfahren kann die Anzahl der auf einem Substrat aufbringbaren Einzelschaltungen um 20 bis 40% erhöht werden, was zu einer Reduzierung der Herstellungskosten in etwa dem gleichen Verhältnis führt. Insbesondere kann durch Weglassen der zusätzlichen Ballastflächen der Innenbereich des Substrats durch eine dichtere Belegung mit Einzelschaltungen besser genutzt werden. Außerdem bedeutet der Verzicht auf die zusätzlichen Ballastflächen eine Vereinfachung des Heraustrennens der Einzelschaltungen aus dem Substrat. So ist bspw. beim Heraustrennen der Einzelschaltung im Rahmen eines Sägeprozesses das Sägeraster nur noch durch die Größe der Einzelschaltungen selbst bestimmt. Schließlich kann bei dem erfindungsgemäßen Verfahren der Arbeitsschritt, zusätzliche Ballastflächen auf die Oberfläche des Substrats zu integrieren, eingespart werden.
Gemäß einer vorteilhaften Weiterbildung der vorliegenden Erfindung wird vorgeschlagen, dass die Kontaktstellen im Rahmen eines dem galvanischen Prozess vorangestellten lithografischen Prozesses durch Belichten eines auf der Oberfläche des Substrats aufgebrachten Fotolackes und Entfernen der belichteten bzw. nicht belichteten Bereiche des Fotolackes auf der Oberfläche des Substrats ausgebildet werden. Je nach dem, ob ein Positiv- oder Negativ-Fotolack benutzt wird, werden die durch die Lichtstrahlen veränderten oder unveränderten Bereiche des Fotolackes chemisch entfernt. Durch den lithografischen Prozess können die Kontaktstellen auf besonders einfache Weise, schnell und mit einer hohen Genauigkeit an einer genau vorgegebenen Stelle auf dem Substrat mit genau definierten Abmessungen ausgebildet werden.
Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass im Rahmen des lithografischen Prozesses durch Belichten des Fotolackes und Entfernen der belichteten bzw. nicht belichteten Bereiche des Fotolackes gleichzeitig mit den Kontaktstellen Ausnehmungen für die Mikrostrukturen auf der Oberfläche des Substrats ausgebildet werden. Gemäß dieser Ausführungsform werden die beiden Arbeitsschritte Ausbilden der Kontaktstellen und Ausbilden der Ausnehmungen für die Mikrostrukturen zusammengefaßt und in demselben lithografischen Prozess ausgeführt. Zum Belichten des Fotolackes wird eine Maske benötigt, auf der - je nach Verwendung von Positiv- oder Negativlack - lichtundurchlässige oder lichtdurchlässige Strukturen sowohl der Mikrostrukturen als auch der Kontaktstellen aufgebracht sind.
Gemäß einer anderen bevorzugten Weiterbildung der vorliegenden Erfindung wird vorgeschlagen, dass die Gesamtfläche der Kontaktstellen mindestens um den Faktor zehn größer als die Gesamtflächen der Ausnehmungen für die Mikrostrukturen ausgebildet werden. Die Gesamtfläche der Kontaktstellen ist also wesentlich größer als die Gesamtfläche der Ausnehmungen für die Mikrostrukturen, so dass sich durch Vorgabe eines für das jeweilige Galvanosystem erforderlichen Minimalstroms die Höhe der aufgebauten Mikrostrukturen nur in Abhängigkeit von der Expositionszeit ergibt. Die Expositionszeit ist diejenige Zeit, während der das Substrat und die Elektrode in die Elektrolytlösung getaucht sind und ein Strom durch die Elektrode, die Elektrolytlösung und das Substrat fließt.
Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass die Kontaktflächen so groß ausgebildet werden, dass der Stromfluss durch die Elektrode, die Elektrolytlösung und das Substrat mindestens einige Milliampere erreicht. Ein Strom von einigen Milliampere ist der Minimalabscheidestrom für übliche Galvanosysteme, um reproduzierbare Abscheidungen der Mikrostrukturen bzgl. der Höhe und der Qualität (metallurgische Eigenschaften) zu gewährleisten.
Die Mikrostrukturen werden vorteilhafterweise als Leiterbahnen von mehreren auf dem Substrat auszubildenden Einzelschaltungen und/oder als Anschlusskontakte der Einzelschaltungen für eine elektrische Kontaktierung von auf dem Substrat zu montierenden Halbleitern ausgebildet. Die Anschlusskontakte werden vorzugsweise als Kontakthöcker (bumps) zur elektrischen Kontaktierung von mittels der Flip-Chip-Technik auf dem Substrat zu montierenden Halbleitern ausgebildet. Je nach Größe des Substrats können in Abhängigkeit von den Abmessungen der Einzelschaltungen einige hundert Einzelschaltungen auf einem Substrat ausgebildet werden. Die Kontakthöcker zur elektrischen Kontaktierung von Halbleitern haben bspw. eine runde, rechteckige oder octogonale Grundfläche. Die Größe der Kontakthöcker liegt im Bereich von 25 bis 400 × 10-6 m. Die Gesamtfläche der auf einem Substrat aufzubauenden Kontakthöcker ist sehr gering und liegt üblicherweise im Bereich weniger mm2 und in manchen Fällen sogar unterhalb 1 mm2. Die Anforderungen an die Kontakthöcker hinsichtlich ihrer geometrischen Abmessungen und ihrer metallurgischen Eigenschaften sind sehr hoch und können am Besten durch eine galvanische Herstellung der Kontakthöcker realisiert werden. Unter Berücksichtigung der Stromdichte der Elektrolytlösung wäre der einzustellende Strom durch die Elektrode, die Elektrolytlösung und das Substrat ohne Balastflächen so gering, dass zumindest eine reproduzierbare Abscheidung der Kontakthöcker nicht möglich wäre. Deshalb werden erfindungsgemäß die Flächen der Kontaktstellen zur definierten Vergrößerung der an der Stromführung beteiligten Flächen des Substrats herangezogen. Die Flip-Chip-Technik wird in der Optoelektronik aus konstruktiven Gründen und in der Millimeterwellentechnik aufgrund elektrischer Gesichtspunkte bevorzugt.
Um eine möglichst dichte Belegung mit Einzelschaltungen in der Mitte des Substrats zu ermöglichen, wird vorgeschlagen, dass die Kontaktstellen im Randbereich des Substrats ausgebildet werden.
Zeichnungen
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird im folgenden anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 ein Substrat zu Beginn eines lithografischen Prozesses;
Fig. 2 das Substrat nach Abschluss des lithografischen Prozesse;
Fig. 3 das im Rahmen eines galvanischen Prozesses in eine Elektrolytlösung getauchte Substrat aus Fig. 2; und
Fig. 4 ein nachdem erfindungsgemäßen Verfahren hergestelltes Substrat.
Anhand der nachfolgenden Figuren wird die galvanische Herstellung von Mikrostrukturen auf einem Substrat näher erläutert. Der Herstellungsprozess gliedert sich auf in einen lithografischen Prozess und einen anschließenden galvanischen Prozess. Derartige Verfahren werden bspw. zur Herstellung komplexer Schaltungsträger auf Basis Silizium-Substraten eingesetzt. Die Schaltungsträger kommen bspw. in optoelektronischen Bauteilen, sogenannten Optohybriden (z. B. ein Schreib-Lese-Kopf eines CD-Rom-Laufwerks) oder bei Millimeterwellen-Anwendungen in der Kommunikationstechnik (z. B. in einer Hochfrequenz (HF)-Leistungsendstufe) zum Einsatz.
In Fig. 1 ist ein Substrat 1 dargestellt, auf dem eine elektrisch leitende Metallschicht 2 und darauf wiederum eine Schicht eines lichtempfindlichen Fotolackes aufgetragen ist, dargestellt. Die Fotolackschicht 3 wird im Rahmen des lithografischen Prozesses durch eine Maske 4 hindurch mit Ultraviolett (UV)-Licht 5 bestrahlt. Die Maske 4 besteht aus einem lichtdurchlässigen Träger 6 (z. B. aus Quarzglas), auf dem lichtundurchlässige Strukturen 7 (z. B. aus Chrom) aufgebracht sind. Die lichtundurchlässigen Strukturen 7 weisen Aussparungen 8, 9 an den Stellen auf, an denen Kontaktstellen ausgebildet (Aussparungen 8) bzw. im Rahmen eines nachfolgenden galvanischen Prozesses die Mikrostrukturen aufgebaut werden sollen (Aussparungen 9).
Nach dem Belichten des Fotolackes 3 werden bei Verwendung eines Positivlacks die durch die Lichtstrahlung 5 veränderten Bereiche des Fotolackes 3 chemisch entfernt. Die entfernten Bereiche des Fotolackes bilden Ausnehmungen 10 für die Kontaktstellen bzw. Ausnehmungen 11 für die auf das Substrat 1 aufzutragenden Mikrostrukturen. Im Bereich der Ausnehmungen 10, 11 ist elektrisch leitende Metallschicht 2 freigelegt.
Während eines nachfolgenden galvanischen Prozesses (vgl. Fig. 3) wird das Substrat zusammen mit mindestens einer Elektrode 12 in eine Elektrolytlösung 13 getaucht. Nachfolgend wird nur noch von Substrat gesprochen, obwohl streng genommen das Substrat 1, die Metallschicht 2 und die nach dem lithografischen Prozess stehengebliebenen Bereiche der Fotolackschicht 3 gemeint sind. Zwischen dem Substrat und der Elektrode 12 wird ein definierter Strom I im Bereich einiger Milliampere (mA) eingestellt. Das Substrat ist dabei als Kathode (Minuspol) und die Elektrode 12 als Anode (Pluspol) geschaltet. Das Substrat ist mittels Kontaktspitzen 15 in einem Galvanogestell 14 fixiert. Die Kontaktspitzen 15 stehen im Bereich der Kontaktstellen 16 mit dem Substrat bzw. mit der elektrisch leitenden Metallschicht 2 des Substrats in Kontakt.
Auf dem Substrat werden mehrere Einzelschaltungen 17 ausgebildet. Je nach Größe des Substrats können in Abhängigkeit von den Abmessungen der Einzelschaltungen 17 einige Hundert dieser Einzelschaltungen 17 auf dem Substrat ausgebildet werden. Die Mikrostrukturen werden als Leiterbahnen und/oder als Anschlußkontakte 18 der Einzelschaltungen 17 ausgebildet (vgl. Fig. 4). Die Anschlußkontakte 18 dienen einer elektrischen Kontaktierung von auf den Einzelschaltungen 17 zu montierenden Halbleitern (nicht dargestellt). Die Anschlußkontakte 18 sind als Kontakthöcker (bumps) zur elektrischen Kontaktierung von Halbleitern, die mittels der Flip-Chip-Technik auf den Einzelschaltungen 17 montiert werden. Die Kontakthöcker 18 haben eine runde, rechteckige oder octogonale Grundfläche. Die Größe der Kontakthöcker 18 liegt im Bereich 25 bis 400 . 10-6 m. Die Gesamtfläche der auf dem Substrat aufzubauenden Kontakthöcker 18 ist sehr gering und liegt typischerweise im Bereich von einigen Quadratmillimetern. Um trotz dieser geringen Gesamtfläche der Kontakthöcker 18 einen Strom I im Bereich von einigen Milliampere einstellen und damit reproduzierbare Abscheidungen auf dem Substrat erzielen zu können, sind die Kontaktstellen 16 derart ausgebildet, dass sie zur definierten Vergrößerung der an der Stromführung beteiligten Flächen des Substrats benutzt werden können. Die Kontaktstellen 16 haben somit eine zweifache Aufgabe. Zum einen wird über sie mittels der Kontaktspitzen 15 ein definierter Strom I angelegt und zum anderen dienen sie der definierten Vergrößerung der während des galvanischen Prozesses aufzubauenden Flächen.
Die Gesamtfläche der Kontaktstellen 16 ist bei den eingangs genannten Anwendungen typischerweise mindestens um den Faktor zehn größer als die Gesamtfläche der Ausnehmungen 11 für die Mikrostrukturen. Durch Vorgabe eines für das in Fig. 3 dargestellte Galvanosystem erforderlichen Minimalstroms ergibt sich die Höhe der aufgebauten Mikrostrukturen nur in Abhängigkeit von der Expositionszeit. Die Kontaktflächen 16 sind so groß ausgebildet, dass der Stromfluss durch die Elektrode 12, die Elektrolytlösung und das Substrat einige Milliampere, bspw. 12 mA beträgt. Die Kontaktstellen 16 haben vorzugsweise eine Fläche von 2,5 mm × 6 mm = 15 mm2. Die Gesamtfläche der drei Kontaktstellen 16 beträgt somit 45 mm2.
In Fig. 4 sind Referenzmarken mit dem Bezugszeichen 19 gekennzeichnet. Sie dienen bspw. der Ausrichtung von Maske und Substrat zueinander während des Belichtungsprozesses.

Claims (8)

1. Verfahren zur galvanischen Herstellung von Mikrostrukturen (18) auf einem Substrat (1, 2), wobei das Substrat (1, 2) im Rahmen eines galvanischen Prozesses zusammen mit mindestens einer Elektrode (12) in eine Elektrolytlösung (13) getaucht wird und auf der Oberfläche des Substrats (1, 2) Kontaktstellen (16) zur definierten Einstellung eines elektrischen Stroms (I) zwischen dem Substrat (1, 2) und der Elektrode (12) ausgebildet werden, dadurch gekennzeichnet, dass die Flächen der Kontaktstellen (16) zur definierten Vergrößerung der Flächen des Substrats (1, 2), die an der Stromführung durch die Elektrode (12), die Elektrolytlösung (13) und das Substrat (1, 2) beteiligt sind, hinzugezogen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Kontaktstellen (16) im Rahmen eines dem galvanischen Prozess vorausgestellten lithographischen Prozesses durch Belichten eines auf der Oberfläche des Substrats (1, 2) aufgebrachten Fotolackes (3) und Entfernen der belichteten bzw. nicht belichteten Bereiche des Fotolackes (3) auf der Oberfläche des Substrats (1, 2) ausgebildet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass im Rahmen des lithographischen Prozesses durch Belichten des Fotolackes (3) und Entfernen der belichteten bzw. nicht belichteten Bereiche des Fotolackes (3) gleichzeitig mit den Kontaktstellen (16) Ausnehmungen (11) für die Mikrostrukturen (18) auf der Oberfläche des Substrats (1, 2) ausgebildet werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Gesamtfläche der Kontaktstellen (16) mindestens um den Faktor zehn größer als die Gesamtfläche der Ausnehmungen (11) für die Mikrostrukturen (18) ausgebildet werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kontaktflächen (16) so groß ausgebildet werden, dass der Stromfluss durch die Elektrode (12), die Elektrolytlösung (13) und das Substrat (1, 2) mindestens einige Milliampere erreicht.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Mikrostrukturen als Leiterbahnen von mehreren auf dem Substrat (1, 2) auszubildenden Einzelschaltungen (17) und/oder als Anschlusskontakte (18) der Einzelschaltungen (17) für eine elektrische Kontaktierung von auf dem Substrat (1, 2) zu montierenden Halbleitern ausgebildet werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Anschlusskontakte als Kontakthöcker (18) zur elektrischen Kontaktierung von mittels der Flip-Chip- Technik auf dem Substrat (1, 2) zu montierenden Halbleitern ausgebildet werden.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kontaktstellen (16) im Randbereich des Substrats (1, 2) ausgebildet werden.
DE10007108A 2000-02-17 2000-02-17 Verfahren zur galvanischen Herstellung von Mikrostrukturen Expired - Fee Related DE10007108C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10007108A DE10007108C1 (de) 2000-02-17 2000-02-17 Verfahren zur galvanischen Herstellung von Mikrostrukturen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10007108A DE10007108C1 (de) 2000-02-17 2000-02-17 Verfahren zur galvanischen Herstellung von Mikrostrukturen

Publications (1)

Publication Number Publication Date
DE10007108C1 true DE10007108C1 (de) 2001-05-23

Family

ID=7631228

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10007108A Expired - Fee Related DE10007108C1 (de) 2000-02-17 2000-02-17 Verfahren zur galvanischen Herstellung von Mikrostrukturen

Country Status (1)

Country Link
DE (1) DE10007108C1 (de)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Similar Documents

Publication Publication Date Title
DE4447897B4 (de) Verfahren zur Herstellung von Leiterplatten
DE2321099C3 (de) Verfahren zur Herstellung einer Anordnung mit einem transparenten Leitermuster
DE2754396A1 (de) Verfahren zum herstellen von duennfilmmustern
DE69932540T2 (de) Verfahren und vorrichtung zur selektiven plattierung eines metallischen trägers mit mittels eines lasers abgetragenen maskierungsschicht
EP0658300B1 (de) Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
EP1987543A1 (de) Verfahren zum herstellen einer metallischen kontaktstruktur einer solarzelle
WO2011051084A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE2546697A1 (de) Verfahren zum elektrochemischen abscheiden eines materials auf einem halbleiterkoerper
EP0168509A1 (de) Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens
EP0337342A1 (de) Verfahren zum Entschichten von Photolack
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE1764758A1 (de) Verfahren zum Bilden von Anschlussleitungen an einen Koerper aus Halbleitermaterial
DE19628264A1 (de) Verfahren zum Bilden eines Leitermusters und Verfahren zum Herstellen einer Leiterplatte
DE10007108C1 (de) Verfahren zur galvanischen Herstellung von Mikrostrukturen
DE10124047B4 (de) Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger
WO2005101496A2 (de) Verfahren zum strukturierten aufbringen einer laminierbaren folie auf ein substrat für ein halbleitermodul
DE102006030822A1 (de) Verfahren zum Herstellen einer metallischen Kontaktstruktur einer Solarzelle
US9461011B2 (en) Method and apparatus for manufacturing lead frames
DE4128261A1 (de) Anisotrop elektrisch leitende verbundmembran und verfahren zu deren herstellung
DE1564743A1 (de) Verfahren zur Herstellung von Halbleitergeraeten mit daran befestigten Anschlussleitungen
DE2327878C3 (de) Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
DE10222670B4 (de) Elektrische Vorrichtung, welche eine Mehrzahl von Metallkontaktstellen besitzt,auf die eine Metallverdrahtung gebondet ist, und ein Herstellungsverfahren davon
DE2720109A1 (de) Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens
DE2321798A1 (de) Verfahren zum selektiven entfernen von teilen einer elektrisch leitenden wolframschicht
DE10126734B4 (de) Umverdrahtungsverfahren und damit hergestelltes Bauelement

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AVANEX CORP., FREMONT, CALIF., US

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130903