DE10001876C1 - Leistungstransistor mit Überspannungs-Schutzschaltung - Google Patents

Leistungstransistor mit Überspannungs-Schutzschaltung

Info

Publication number
DE10001876C1
DE10001876C1 DE10001876A DE10001876A DE10001876C1 DE 10001876 C1 DE10001876 C1 DE 10001876C1 DE 10001876 A DE10001876 A DE 10001876A DE 10001876 A DE10001876 A DE 10001876A DE 10001876 C1 DE10001876 C1 DE 10001876C1
Authority
DE
Germany
Prior art keywords
power transistor
main
gate
transistor according
zener diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10001876A
Other languages
English (en)
Inventor
Gerald Deboy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10001876A priority Critical patent/DE10001876C1/de
Application granted granted Critical
Publication of DE10001876C1 publication Critical patent/DE10001876C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Leistungstransistor mit Überspannungsschutzschaltung zur Vermeidung eines Avalanche-Betriebszustandes, wobei der Leistungstransistor aufweist: mindestens ein Steuergate (10) zum Steuern eines zugehörigen Hauptstromkanals zwischen einem Drainanschluß (12) und einem Sourceanschluß (14) eines Haupttransistors; DOLLAR A mindestens ein Zusatzgate (20) zum Steuern eines zugehörigen Nebenstromkanals zwischen einem Drainanschluß (16) und einem Sourceanschluß (18) eines Nebentransistors (9); DOLLAR A wobei das Zusatzgate (20) über eine in Sperrichtung betriebene Schutz-Zenerdiode (21) an die Drainanschlüsse (12, 16) angeschlossen ist.

Description

Die Erfindung betrifft einen Leistungstransistor mit Über­ spannungs-Schutzschaltung zur Vermeidung eines Avalanche- Betriebszustandes.
Fig. 1 zeigt einen herkömmlichen Leistungstransistor mit ei­ nem Gateanschluß, einem Sourceanschluß und einem Drainan­ schluß zur Energieübertragung für eine am Drainanschluß D an­ geschlossene induktive Last L, z. B. einen Überträger bzw. Transformator.
Die Fig. 2a bis 2c zeigen schematisch den Verlauf der Gate-/Sourcespannung UGS, des Drain-/Sourcestroms IDS sowie der Spannung zwischen Drainanschluß und Sourceanschluß UDS beim Ein- und Ausschalten der Spannung zwischen dem Gatean­ schluß G und dem Sourceanschluß S des in Fig. 1 dargestellten Leistungstransistors.
Fig. 2a zeigt den Verlauf der Gate-/Sourcespannung UOS, die zum Zeitpunkt t0 eingeschaltet wird, wobei der Strom zwischen dem Drainanschluß D und dem Sourceanschluß S bis zum Zeit­ punkt t1 ansteigt. Zum Zeitpunkt t1 wird die Gate- /Sourcespannung UGS abgeschaltet, wodurch der Strom zwischen dem Drain- und dem Sourceanschluß zwischen dem Zeitpunkt t1 und dem Zeitpunkt t2 abnimmt, wie in Fig. 2b schematisch dar­ gestellt ist. Aufgrund der induktiven Last L entsteht zum Zeitpunkt t1 eine hohe Drain-/Sourcespannung UDS, wie man aus Fig. 2c erkennen kann. Die induktive Last L stellt beispiels­ weise im Normalbetrieb die Streuinduktivität eines Überträ­ gers in einem Schaltnetzteil dar oder dessen Hauptinduktivi­ tät im Störfall, d. h. wenn eine zu hohe Eingangsspannung am Netzteil anliegt.
Zum Zeitpunkt t1 fließt durch den Leistungstransistor ein ho­ her Drain-/Sourcestrom IDS, und es liegt eine hohe Spannung UDS zwischen dem Drainanschluß und dem Sourceanschluß an. Dies stellt für den Leistungstransistor einen kritischen Be­ triebszustand dar, da es zu einer Ladungsträgermultiplikation und somit zu einem Lawinendurchbruch kommt.
Fig. 3 zeigt einen Leistungstransistor mit einer integrierten Schutzschaltung zur Vermeidung eines Lawinendurchbruchs nach dem Stand der Technik. Dieser Leistungstransistor besitzt ebenfalls einen Gateanschluß G, einen Sourceanschluß S und einen Drainanschluß D. Zwischen dem Gateanschluß G und dem Steuergate SG des Leistungstransistors liegt ein Gate- Ladewiderstand RG. Zwischen dem Drainanschluß D und dem Steu­ ergate SG sind zwei antiseriell geschaltete Zenerdioden D1, D2 vorgesehen. Symmetrisch hierzu sind zwischen dem Sourcean­ schluß S und dem Steuergate SG ebenfalls zwei Zenerdioden D3, D4 antiseriell geschaltet, wobei die Diode D4 das Gateoxid des Steuergates S6 vor negativen Spannungen schützt. Dabei dienen die antiseriell geschalteten Zenderdioden D3, D4 dem Schutz des Gateoxids des Steuergates SG. Steigt die Drain- /Sourcespannung UDS über die Schwellendurchbruchsspannung der in Sperrichtung betriebenen Zenerdiode D2 an, fließt Strom von dem Drainanschluß D über die in Durchlaßrichtung ver­ schaltete Zenerdiode D1 zu dem Steuergate S6 und den Transi­ stor aufsteuert bzw. durchschaltet, so dass die maximal an dem MOSFET anliegende Drain-/Sourcespannung UDS der Durch­ bruchsspannung der Zenerdiode D2 entspricht, die derart ein­ gestellt wird, dass eine Ladungsträgermultiplikation in dem Transistor vermieden wird.
Der in Fig. 3 dargestellte, gegen Überspannung geschützte Leistungstransistor nach dem Stand der Technik weist jedoch einige Nachteile auf. Eine hohe Spannung zwischen dem Drainanschluß D und dem Sourceanschluß S tritt auf, wie man aus den Fig. 2a bis 2c erkennen kann, wenn die Spannung zwi­ schen dem Gateanschluß G und dem Sourceanschluß S abgeschal­ tet wird, so dass die durch die in Sperrichtung betriebene Zenerdiode D2 fließenden Ströme an den Gateanschluß G mit niedrigem Potential abfließen. Der in Fig. 3 dargestellte Leistungstransistor arbeitet so gegen die Gatespannungsquelle zur Ansteuerung des Gateanschlusses G. Durch Erhöhen des Wi­ derstandes des Gate-Ladewiderstandes RG wird zwar der abflie­ ßende Strom verringert, jedoch steigen hierdurch die Ein- /Ausschaltverluste des Leistungstransistors sehr stark an, und gleichzeitig wird die Schaltgeschwindigkeit des Lei­ stungstransistors herabgesetzt.
Eine Überspannungsschutzschaltung mit Nebenstromkanal ist weiterhin aus der DE 38 06 766 A1 bekannt.
Es ist daher die Aufgabe der vorliegenden Erfindung, einen Leistungstransistor mit Überspannungsschutzschaltung zu schaffen, der nicht gegen die Gatespannungs- Ansteuerungsquelle arbeitet und gleichzeitig das Auftreten eines Avalanche-Betriebszustandes sicher vermeidet.
Diese Aufgabe wird erfindungsgemäß durch einen Leistungstran­ sistor mit den in Patentanspruch 1 angegebenen Merkmalen ge­ löst.
Die Erfindung schafft einen Leistungstransistor mit Überspan­ nungsschutzschaltung zur Vermeidung eines Avalanche- Betriebszustandes, wobei der Transistor aufweist:
mindestens ein Steuergate zum Steuern eines zugehörigen Hauptstromkanals zwischen einem Drainanschluß und einem Sourceanschluß des Leistungstransistors,
mindestens ein Zusatzgate zum Steuern eines zugehörigen Ne­ benstromkanals zwischen dem Drainanschluß und dem Sourcean­ schluß des Leistungstransistors,
wobei das Zusatzgate über einen in Sperrichtung betriebenen Schutz-Zenerdiodenbereich an den Drainanschluß angeschlossen ist.
Der erfindungsgemäße Leistungstransistor bietet den Vorteil einer hohen Schaltgeschwindigkeit bei gleichzeitig niedrigen Ein- und Ausschaltverlusten.
Ein weiterer Vorteil des erfindungsgemäßen Leistungstransi­ stors besteht darin, dass er technologisch einfach herstell­ bar ist.
Bei der bevorzugten Ausführungsform des erfindungsgemäßen Leistungstransistors ist die aus dem Schutz-Zenerdioden­ bereich bestehende Schutzschaltung in den Leistungstransistor integriert.
Bei einer weiteren vorteilhaften Ausgestaltung des erfin­ dungsgemäßen Leistungstransistors sind zwischen dem Zusatzgate und dem Sourceanschluß antiseriell geschaltete Schutz-Zenerdiodenbereiche vorgesehen.
Dies bietet den Vorteil, dass das Gateoxid des Zusatzgates vor Überspannungen geschützt wird.
Bei einer weiteren vorteilhaften Ausgestaltung des erfin­ dungsgemäßen Leistungstransistors weist dieser einen ersten Haupt-MOSFET auf, der über das Steuergate ansteuerbar ist, und einen dazu parallel geschalteten Neben-MOSFET, der über das Zusatzgate ansteuerbar ist.
Die Durchbruchsspannung des Schutz-Zenerdiodenbereichs ist vorzugsweise kleiner als die Durchbruchsspannung des Haupt- MOSFETs.
Der Haupt-MOSFET ist bei einer bevorzugten Ausführungsform ein Kompensationsbauelement.
Bei einer weiteren bevorzugten Ausführungsform weist der Lei­ stungstransistor eine Vielzahl von Steuergates und Zusatzgates an den zugehörigen Hauptstrom- und Hilfsstromka­ nälen auf, die auf einem Chip zur Ausbildung eines verschach­ telten Zellenfeldes integriert sind.
Bei einer weiteren bevorzugten Ausführungsform des erfin­ dungsgemäßen Leistungstransistors werden die Schutz- Zenerdiodenbereiche durch PN-Übergänge zwischen dotierten Wannenbereichen eines ersten Dotierungstyps und einem Sub­ stratbereich eines zweiten Dotierungstyps gebildet.
Die Wannenbereiche sind vorzugsweise p-dotiert und der Sub­ stratbereich n-dotiert.
Die Kapazität der Schutz-Zenerdiodenbereiche ist vorzugsweise gering.
Bei einer bevorzugten Ausführungsform ist die Durchbruchs­ spannung der Schutz-Zenerdiodenbereiche durch die Wannentiefe und/oder den Dotierungsverlauf im Schutz-Zenerdiodenbereich einstellbar.
Im weiteren wird eine bevorzugte Ausführungsform des erfin­ dungsgemäßen Leistungstransistors unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.
Es zeigen:
Fig. 1 einen herkömmlichen Leistungstransistor zum Treiben einer induktiven Last nach dem Stand der Technik;
Fig. 2a, 2b, 2c Zeitablaufdiagramme zur Erläuterung des Ava­ lanche-Betriebszustandes;
Fig. 3 einen Leistungstransistor mit Überspannungsschutz­ schaltung zur Vermeidung eines Avalanche-Betriebszustandes nach dem Stand der Technik;
Fig. 4 eine bevorzugte Ausführungsform des erfindungsgemäßen Leistungstransistors mit Überspannungsschutzschaltung zur Vermeidung eines Avalanche-Betriebszustandes;
Fig. 5 eine bevorzugte Ausführungsform eines integrierten Leistungstransistors mit Überspannungsschutzschaltung gemäß der Erfindung.
Fig. 4 zeigt ein Schaltbild einer bevorzugten Ausführungsform des erfindungsgemäßen Leistungstransistors mit Überspannungs­ schutzschaltung zur Vermeidung eines Avalanche-Betriebszu­ standes. Der erfindungsgemäße Leistungstransistor 1 weist ei­ nen Gateanschluß 2, einen Drainanschluß 3 und einen Sourcean­ schluß 4 auf. Der Gateanschluß 2 wird durch eine nicht darge­ stellte Ansteuerquelle gespeist. An dem Drainanschluß 3 liegt eine komplexe Last 5 an, die an einem Anschluß 6 mit einer Versorgungsspannung VDD versorgt wird. Die komplexe Last 5 ist beispielsweise eine induktive Last L. Der Sourceanschluß 4 liegt über eine Leitung 7 an einem Bezugspotential, bei­ spielsweise Masse, an.
Der erfindungsgemäße Leistungstransistor 1 weist einen Haupt- MOSFET 8 und einen Neben-MOSFET 9 auf. Der Haupt-MOSFET 8 und der Neben-MOSFET 9 sind in den Leistungstransistor 1 inte­ griert und sind zueinander parallel geschaltet. Das Steuer­ gate 10 des Haupt-MOSFET 8 ist über eine interne Anschlußlei­ tung 11 mit dem Gateanschluß 2 des Leistungstransistors 2 verbunden. Der interne Drainanschluß 12 des Haupt-MOSFETs 8 liegt über eine interne Anschlußleitung 13 an dem Drainan­ schluß 3 des Leistungstransistors 1 an. Der interne Sourcean­ schluß 4 des Haupt-MOSFETs 8 ist über eine interne Leitung 15 mit dem Sourceanschluß 4 des Leistungstransistors 1 verbun­ den. Die Anschlußleitung 13 besteht vorzugsweise aus der Rückseitenmetallisierung des Leistungstransistors 1 und einer Lötverbindung zum Gehäuse des Leistungstransistors.
Der interne Drainanschluß 16 des Neben-MOSFETs 9 ist über ei­ ne interne Leitung 17 mit dem internen Drainanschluß 12 des Haupt-MOSFETs 8 und dem Drainanschluß 3 des Leistungstransi­ stors 1 verbunden. Der interne Sourceanschluß 18 des Neben- MOSFETs 9 ist über eine interne Leitung 19 mit dem internen Sourceanschluß 14 des Haupt-MOSFETs 8 und dem Sourceanschluß 4 des Leistungstransistors verbunden.
Der Neben-MOSFET 9 wird über einen Zusatz-Gateanschluß 20 an­ gesteuert. Zwischen dem Drainanschluß 3 des Leistungstransi­ stors 1 und den beiden internen Drainanschlüssen 12, 16 des Haupt-MOSFETs 8 und des Neben-MOSFETs 9 einerseits und dem Zusatzgate 20 des Neben-MOSFETs 9 ist eine in Sperrichtung geschaltete Zenerdiode 21 vorgesehen. Die Zenerdiode 21 wird in Sperrichtung betrieben. Zwischen dem Zusatz-Gateanschluß 20 des Neben-MOSFETs 9 und dem Sourceanschluß 4 des Lei­ stungstransistors 1 sind zwei antiseriell in Reihe geschalte­ te Zenerdioden 21, 22 vorgesehen. Die antiseriell geschalte­ ten Zenerdioden 22, 23 dienen dem Schutz des Gateoxids, das zwischen dem Zusatzgate 20 und dem Stromkanal des Neben- MOSFETs 9 liegt, wobei die Zenerdiode 22 dem Schutz des Ga­ teoxids gegenüber negativen Spannungen zwischen dem Zusatzga­ te 20 und dem Sourceanschluß 4 und die Zenerdiode 23 dem Schutz des Gateoxids gegenüber positiven Spannungen zwischen dem Zusatzgate 20 und dem Sourceanschluß 4 dient.
Das Steuergate 10 des Haupt-MOSFETs 8 dient zur Ansteuerung des zugehörigen Hauptstromkanals zwischen dem Drainanschluß 12 und dem Sourceanschluß 14 des Haupt-MOSFETs 8. Das Zusatz­ gate 20 dient zur Ansteuerung des Nebenstromkanals zwischen dem Drainanschluß 16 und dem Sourceanschluß 18 des Neben- MOSFETs 9. Der Hauptstromkanal und der Nebenstromkanal sind parallel geschaltet. Steigt die Spannung zwischen dem Drainanschluß 3 und dem Sourceanschluß 4 des Leistungstransi­ stors 1 über die Durchbruchsspannung der in Sperrichtung be­ triebenen Zenerdiode 21 an, kommt es zu einem steilen Strom­ anstieg in der Zenerdiode 21, wodurch das Zusatzgate 20 des Neben-MOSFETs 9 aufgeladen wird und den Nebenstromkanal zwi­ schen dem Drainanschluß 16 und dem Sourceanschluß 18 des Ne­ ben-MOSFETs 9 durchschaltet. Hierdurch wird ein Avalanche- Betriebszustand in dem Haupt-MOSFET 8 verhindert. Sobald die Durchbruchsspannung der Zenerdiode 21 erreicht ist, öffnet der Nebenstromkanal in den Neben-MOSFET 9, und die Spannung zwischen dem Drainanschluß 12 und dem Sourceanschluß 14 des Haupt-MOSFETs 8 steigt nicht weiter an, wodurch eine Ladungs­ trägermultiplikation in dem Haupt-MOSFET 8 verhindert wird. Die Durchbruchsspannung der Schutz-Zenerdiode 21 ist kleiner als die Durchbruchsspannung des Haupt-MOSFETs 8. Die aus den Zenerdioden 21, 22, 23 sowie dem Neben-MOSFET 9 bestehende Schutzschaltung zur Verhinderung eines Avalanche-Betriebes in dem Haupt-MOSFET 8 wirkt wie ein Sicherheitsventil, das bei Überschreiten einer Schwellenwertspannung öffnet und so den Haupt-MOSFET 8 gegen Überlastung schützt.
Fig. 5 zeigt eine bevorzugte Ausführungsform des erfindungs­ gemäßen Leistungstransistor als Schnittansicht durch eine in­ tegrierte Schaltung, bei der die Schutzschaltung in den Lei­ stungstransistor 1 integriert ist.
Ein n-dotiertes Substrat 24 ist in einem Bereich 25 für den Drainanschluß stärker n-dotiert. In dem n-Substratbereich 24 befinden sich mehrere p-dotierte Wannen 26, 27, 28, in die jeweils wiederum n-dotierte Wannenbereiche 29, 30, 31 einge­ lassen sind. Der n-dotierte Wannenbereich 30 wird vorzugswei­ se nicht ausgebildet werden, um ein unbeabsichtigtes Ein­ schalten der durch die Gebiete 30, 27, 24 gebildeten parasi­ tären Bipolarstruktur zu verhindern. Der Gateanschluß 20 des Nebentransistors ist über eine Metallisierung 32 mit dem p- dotierten Wannenbereich 27 elektrisch verbunden. Der Übergang zwischen dem p-dotierten Wannenbereich 27 und dem n-dotierten Substrat bildet die in Sperrichtung betriebene Zenerdiode 21, die symbolisch angedeutet ist. Die beiden Sourceanschlüsse 14, 18 für den Haupt-MOSFET 8 und den Neben-MOSFET 9 werden ebenfalls durch eine Metallisierungsschicht, beispielsweise aus Aluminium, gebildet. Die Metallschichten 14, 18 sind von den beiden Steuergateschichten 10, 20 durch einen elektrisch isolierenden Stoff, beispielsweise durch ein Oxid 33 ge­ trennt. Die Gateanschlußschichten 10, 20 der beiden MOSFET-Transistoren 8, 9 sind durch Gateoxidschichten 34, 35 von den jeweiligen, darunter liegenden Stromkanälen getrennt.
Wie man aus Fig. 5 erkennen kann, ist der in Fig. 4 als Schaltbild dargestellte erfindungsgemäße Leistungstransistor in einfacher Weise als integrierte Schaltung herstellbar. Bei dem Standardprozeß zur Herstellung der MOSFET-Transistoren sind keine zusätzlichen Prozeßschritte und Maskierungsschrit­ te zur Ausgestaltung der Schutzschaltung notwendig.
Da die Schutzschaltung mit Durchbruch der in Sperrichtung be­ triebenen Zenerschutzdiode 21 wirksam einen weiteren Anstieg der Drain-/Sourcespannung an dem Haupt-MOSFET 8 verhindert, ist die Ansprechzeit der Schutzschaltung allein durch den Zeitraum gegeben, der für den Durchbruch der Zenerdiode 21 notwendig ist. Diese Ansprechzeit ist sehr gering und liegt typischerweise unter 100 ns. Die Schutzschaltung weist somit bei geringem schaltungstechnischen Aufwand eine sehr kleine Ansprechzeit auf, die einen wirksamen Schutz des Haupt- MOSFETs 8 vor Überspannungen sicherstellt.
Das in Fig. 5 dargestellte Layout zur Herstellung eines inte­ grierten Leistungstransistors erlaubt es, eine Vielzahl von Steuergates 10 und Zusatzgates 20 abwechselnd auf einem Chip­ substrat zur Ausbildung eines verschachtelten Zellenfeldes zu integrieren. Das hierdurch gebildete Zellenfeld aus ver­ schachtelten Steuergates 10 und Zusatzgates 20 erlaubt einen homogenen Stromfluß in dem Leistungstransistor 1 und somit eine sehr hohe Störfestigkeit des erfindungsgemäßen Lei­ stungstransistors 1. Aufgrund der Verschachtelung ist der er­ findungsgemäße Leistungstransistor 1 mit dem in Fig. 5 ge­ zeigten Layout in der Lage, im Störfall sehr viel Energie zu absorbieren.
Ein weiterer Vorteil des in Fig. 5 gezeigten erfindungsgemä­ ßen Leistungstransistors 1 besteht darin, dass die Schutz- Zenerdiode 21 einen sehr geringen Flächenbedarf hat. Dies liegt daran, dass der Überlaststrom direkt über die Metalli­ sierung 32 in das Zusatzgate 20 zur Öffnung des Nebenstromka­ nals fließt und nicht zu dem Steuergate 10 des Haupt-MOSFETs 8 abfließt. Es wird somit nur ein sehr geringer Strom bei­ spielsweise im Bereich von 0,5% des Nennstroms des Lei­ stungstransistors 1 benötigt, um den Nebenstromkanal zu öff­ nen, und dementsprechend ist der Flächenbedarf der Zenerdiode 21 zwischen dem p-dotierten Wannenbereich 27 und dem n- dotierten Substratbereich gering. Je geringer die verbrauchte Chipfläche ist, desto höher ist die Kostenersparnis bei der Herstellung des Leistungstransistors 1.
Der Haupt-MOSFET 8 und der Neben-MOSFET 9 können mit einer beliebigen Technologie hergestellt werden, beispielsweise als DMOS-Transistoren oder IGBT-Transistoren.
Wenn eine Überspannung an dem Leistungstransistor 1 bei­ spielsweise durch Blitzschlag auftritt, verhindert das Durch­ schalten der in Sperrichtung betriebenen Zenerdiode 21 durch Öffnen des Nebenstromkanals das Überschreiten einer bestimm­ ten Schwellenspannung an dem Haupt-MOSFET 8. Hierdurch wird der Avalanche-Betriebszustand an dem Haupt-MOSFET 8 und somit die Selbstzerstörung des Leistungstransistors 1 verhindert.
Wenn die Überspannung abklingt, wird der Zusatz-Gateanschluß 20 wieder entladen, um den Nebenstromkanal wieder zu sperren. Dies kann einerseits dadurch geschehen, dass man die zwischen dem Anschluß 6 und dem Sourceanschluß 4 anliegende Versor­ gungsspannung VDD an dem Drainanschluß 3 des Leistungstransi­ stors 1 abschaltet oder indem man das Steuergate 10 des Haupt-MOSFETs 8 einschaltet. Durch Einschalten des Haupt- MOSFETs 8 wird die Zenerdiode 21 leitend und entlädt das Zu­ satzgate 20 des Neben-MOSFETs 9, bis der Hilfskanal gesperrt ist.
Die Schutzschaltung eignet sich insbesondere zum Schutz von Haupt-MOSFETS 8, die als Kompensationsbauelemente aufgebaut sind, wie sie in der DE 198 40 032 C1 und der DE 196 04 043 A1 beschrieben sind. Kompensationsbauelemente erreichen hohe Sperrspannungen bei geringen Verlusten im eingeschalteten Zu­ stand des Leistungstransistors 1. Derartige Kompensationsbau­ elemente sind besonders empfindlich gegenüber einem Avalan­ che-Betriebszustand.
Durch Erhöhen der Tiefe der p-Wanne 27 gegenüber der Tiefe der p-Wannen 26, 28 in dem n-dotierten Substrat 24 sowie durch Einstellung der Dotierung kann die Durchbruchsspannung der Schutz-Zenerdioden 21 genau festgelegt werden. Durch eine tiefe p-dotierte Wanne 27, die sich bis in die Nähe des stark n-dotierten Bereichs 25 erstreckt, kann die Durchbruchsspan­ nung der Zenerdiodenbereiche 21 stark vermindert werden, wo­ durch die Sicherheit gegen das Auftreten eines Avalanche- Betriebszustandes in dem Leistungstransistor 1 erhöht wird. Alternativ hierzu kann man die n-Dotierung des Substrats 24 unterhalb der p-Wanne 27 lokal erhöhen.
Die Kapazität des Zusatzgates 20 wird gering gehalten, damit die Schaltgeschwindigkeit zum Öffnen des Nebenstromkanals ge­ ring ist.
Bezugszeichenliste
1
Leistungstransistor
2
Gateanschluß des Leistungstransistors
3
Drainanschluß des Leistungstransistors
4
Sourceanschluß des Leistungstransistors
5
induktive Last
6
Versorgungsspannungsanschluß
7
Erdungsleitung
8
Haupttransistor
9
Nebentransistor
10
Steuergate
11
Leitung
12
Drainanschluß des Haupttransistors
13
Leitung
14
Sourceanschluß des Haupttransistors
15
Leitung
16
Drainanschluß des Nebentransistors
17
Leitung
18
Sourceanschluß des Nebentransistors
19
Leitung
20
Zusatzgate
21
Zenerdiode
22
Zenerdiode
23
Zenerdiode
24
Substrat
25
stark dotierter Substratbereich
26
p-dotierte Wanne
27
p-dotierte Wanne
28
p-dotierte Wanne
29
n-dotierte Anschlußwanne
30
n-dotierte Anschlußwanne
31
n-dotierte Anschlußwanne
32
Metallisierung
33
Isolationsmaterial
34
Gateoxid
35
Gateoxid

Claims (15)

1. Leistungstransistor mit Überspannungsschutzschaltung zur Vermeidung eines Avalanche-Betriebszustandes, wobei der Lei­ stungstransistor aufweist:
mindestens ein Steuergate (10) zum Steuern eines zugehörigen Hauptstromkanals zwischen einem Drainanschluß (12) und einem Sourceanschluß (14) eines Haupttransistors (8);
mindestens ein Zusatzgate (20) zum Steuern eines zugehöri­ gen Nebenstromkanals zwischen einem Drainanschluß (16) und einem Sourceanschluß (18) eines Nebentransistors (9);
wobei das Zusatzgate (20) über eine in Sperrichtung betriebe­ ne Schutz-Zenerdiode (21) an die Drainanschlüsse (12, 16) an­ geschlossen ist.
2. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Schutz-Zenerdiode (21) und der Nebentransistor (9) zusammen mit dem Haupttransistor (8) zur Bildung des Lei­ stungstransistors (1) integriert aufgebaut sind.
3. Leistungstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zwischen dem Zusatzgate (20) und dem Sourceanschluß (4, 14, 18) eine Schutz-Zenerdiode (23) oder zwei antiseriell ge­ schaltete Schutz-Zenerdioden (22, 23) vorgesehen sind.
4. Leistungstransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass der Haupttransistor (8) aus einem MOSFET besteht, der über das Steuergate (10) ansteuerbar ist, und dass der Neben­ transistor (9) aus einem zum Haupttransistor (8) parallel ge­ schalteten Neben-MOSFET besteht, der über das Zusatzgate (20) ansteuerbar ist.
5. Leistungstransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Durchbruchsspannung der Schutz-Zenerdiode (21) klei­ ner ist als die Durchbruchsspannung des Haupt-MOSFETs (8).
6. Leistungstransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass der Haupt-MOSFET (8) ein Kompensationsbauelement ist.
7. Leistungstransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass er eine Vielzahl von Steuergates (10) und Zusatzgates (20) aufweist, die abwechselnd auf einem Chip zur Ausbildung eines verschachtelten Zellenfeldes integriert sind.
8. Leistungstransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Schutz-Zenerdioden (21, 22, 23) durch pn-Übergänge zwischen dotierten Wannenbereichen (26, 27, 28) eines ersten Dotierungstyps und einem Substratbereich (24) eines zweiten Dotierungstyps gebildet werden.
9. Leistungstransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Wannenbereiche (26, 27, 28) p-dotiert sind und der Substratbereich (24) n-dotiert ist.
10. Leistungstransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Kapazität des Zusatzgates (20) gering ist.
11. Leistungstransistor nach einem der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Durchbruchsspannung der Schutz-Zenerdiode (21) durch die Wannentiefe der Wannenbereiche (26, 27, 28) und durch die Stärke der Dotierung der Wannenbereiche (26, 27, 28) ein­ stellbar ist.
12. Leistungstransistor nach einer der vorangehenden Ansprü­ che, dadurch gekennzeichnet, dass die Einsatzspannungen für den Haupt- und Nebenstromkanal unterschiedlich sind.
13. Leistungstransistor nach Anspruch 12, dadurch gekennzeichnet, dass die Einsatzspannung des Nebenstromkanals höher ist als die Einsatzspannung des Hauptstromkanals.
14. Leistungstransistor nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Gateoxiddicken des Haupttransistors (8) und des Ne­ bentransistors (9) unterschiedlich dick herstellt sind.
15. Leistungstransistor nach Anspruch 14, dadurch gekennzeichnet, dass das Gateoxid des Nebentransistors (9) durch ein für den Randabschluss des Leistungstransistors (1) vorgesehenes dic­ kes Oxid gebildet ist.
DE10001876A 2000-01-18 2000-01-18 Leistungstransistor mit Überspannungs-Schutzschaltung Expired - Fee Related DE10001876C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10001876A DE10001876C1 (de) 2000-01-18 2000-01-18 Leistungstransistor mit Überspannungs-Schutzschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10001876A DE10001876C1 (de) 2000-01-18 2000-01-18 Leistungstransistor mit Überspannungs-Schutzschaltung

Publications (1)

Publication Number Publication Date
DE10001876C1 true DE10001876C1 (de) 2001-04-19

Family

ID=7627854

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10001876A Expired - Fee Related DE10001876C1 (de) 2000-01-18 2000-01-18 Leistungstransistor mit Überspannungs-Schutzschaltung

Country Status (1)

Country Link
DE (1) DE10001876C1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10246960A1 (de) * 2002-10-09 2004-04-29 Infineon Technologies Ag Feldeffektleistungstransistor
DE102012201860A1 (de) 2011-02-22 2012-08-23 Robert Bosch Gmbh Verfahren zur Verlustleistungsreduktion bei der Spannungsklammerung von aktiven Gleichrichterschaltungen
DE102020119598A1 (de) 2020-07-24 2022-01-27 Universität Stuttgart Schaltungsanordnung mit aktiver Gleichrichterschaltung und deren Anwendung in einer Synchronmaschine

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3806766A1 (de) * 1987-03-11 1988-09-22 Mitsubishi Electric Corp Halbleiterelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3806766A1 (de) * 1987-03-11 1988-09-22 Mitsubishi Electric Corp Halbleiterelement

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10246960A1 (de) * 2002-10-09 2004-04-29 Infineon Technologies Ag Feldeffektleistungstransistor
DE10246960B4 (de) * 2002-10-09 2004-08-19 Infineon Technologies Ag Feldeffektleistungstransistor
DE102012201860A1 (de) 2011-02-22 2012-08-23 Robert Bosch Gmbh Verfahren zur Verlustleistungsreduktion bei der Spannungsklammerung von aktiven Gleichrichterschaltungen
EP2495855A2 (de) 2011-02-22 2012-09-05 Robert Bosch GmbH Verfahren zur Verlustleistungsreduktion bei der Spannungsklammerung von aktiven Gleichrichterschaltungen
DE102020119598A1 (de) 2020-07-24 2022-01-27 Universität Stuttgart Schaltungsanordnung mit aktiver Gleichrichterschaltung und deren Anwendung in einer Synchronmaschine

Similar Documents

Publication Publication Date Title
EP1231645B1 (de) Laterales Halbleiterbauelement in Dünnfilm-SOI-Technik
EP1175700B1 (de) Halbleiter-bauelement
DE112013004262B4 (de) Zündstift und Verbrennungsmotor-Zündvorrichtung
DE4208695C2 (de) Leitungsmodulations MOSFET
DE102008064703B4 (de) Halbleiter-ESD-Bauelement
DE102004064209B3 (de) Halbleiterbaugruppe zum Treiben eines Schaltelements
DE3203066A1 (de) Halbleiterbauelement
WO2003012996A1 (de) Schalteinrichtung zum schalten bei einer hohen betriebsspannung
DE102005023026A1 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
EP0591476B1 (de) Monolithisch integrierte schaltungsanordnung
DE102007044047B4 (de) Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung
DE69233363T2 (de) Bipolarer Transistor vom isolierten Gatetyp mit Überspannungschutz
DE10228337A1 (de) Halbleitervorrichtung mit einer ESD-Schutzvorrichtung
DE102012111910A1 (de) Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist
DE10216015A1 (de) Überspannungsschutzschaltung
EP1252656B1 (de) Schutzanordnung für schottky-diode
DE10001876C1 (de) Leistungstransistor mit Überspannungs-Schutzschaltung
EP1284019B1 (de) Halbleiter-leistungsbauelement
DE60004008T2 (de) Halbleiterschaltung mit einem Bauelement mit isoliertem Gate und einer zugehörigen Kontrollschaltung
DE102007002688A1 (de) Motorantrieb
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
EP1488465B1 (de) Halbleiteraufbau mit schaltelement und randelement
EP1259989B1 (de) Monolithisch integriertes halbleiterbauelement
WO2000033380A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE10014455A1 (de) Pegelschieber

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee