DD280202A1 - Anordnung zum schutz von mos-transistorgates - Google Patents

Abstract

Die Erfindung bezieht sich auf eine Anordnung zum Schutz von MOS-Transistorgates. Sie hat zum Ziel, konstruktiv einfache Moeglichkeiten zu bieten, um verschiedenen Anspruechen an den Schutz vor Ueberspannungen gerecht zu werden und um aktive Chipflaeche einzusparen. Gemaess der Erfindung wird die Aufgabe dadurch geloest, dass auf einem zusammenhaengenden Stueck halbleitenden Materials, welches sich auf isolierendem Material befindet, sich leitfaehige Gebiete eines ersten Leitfaehigkeitstyps, welche das zusammenhaengende Stueck halbleitenden Materials ganz oder teilweise bedecken, befinden und durch weitere leitfaehige Gebiete eines zweiten Leitfaehigkeitstyps, der dem des ersten Leitfaehigkeitstyps entgegengesetzt ist, sowie durch dritte leitfaehige Gebiete eines dritten Leitfaehigkeitstyps, der dem des ersten Leitfaehigkeitstyps gleicht, aber eine andere Dotierungsdosis besitzt, derart ergaenzt werden, dass auf dem zusammenhaengenden Stueck halbleitenden Materials Widerstaende und Dioden realisiert sind.

Description

Hierzu 1 Seite Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Anordnung zum Schutz von MOS-Transistorgates vor Überspannungen, wie sie in der Halbleitertechnik üblich sind.

Charakteristik des bekannten Standes der Technik

Anordnung zum Schutz von MOS-Schaltungseingangen vor Überspannungen und Storspannungen beruhen prinzipiell auf der Klemmung dieser Spannungen gegen Masse und Betriebsspannung. Dabei werden Widerstands- Diodenkombinationen benutzt, welche einerseits über die Dioden den Schutz vor Überspannungen realisieren und andererseits über die Widerstands-Diodenkapazitatskombination steilflankige Storspannungen abbauen. Eine Grundschaltung dazu ist in Fig 1 dargestellt. (Katalog, Aktive elektronische BE 1987 Teil 1 S.305 KME). Diese Schaltung schützt sowohl vor negativen Spannungen als auch vorSpannungen, welche großer sind als die Betriebsspannung. Im Falle der Ansteuerung durch negative Spannungen beginnen, nach Überschreitung ihrer Flußspannungen, die Dioden D3 und D4 zu leiten und verhindern damit das weitere Absinken der Eingangsspannung in den negativen Bereich. Vor Überspannungen schützen die Dioden D1 und D3, welche nach Überschreitung der Betriebsspannung um die Flußspannungen der Dioden zu leiten beginnen und damit einen Schutzeffekt begründen Zum Schutz vor schnellen Storimpulsen dient die Kombination der Widerstände mit den Dioden, in der Weise,

daß die damit vorhandenen R-C-Integratiönsgheder die Steilheit der Impulse vermindern, um sie ζ B dann durch die zweite R-C-Kombination (R2-D3-D4) auf fur MOS-Transistorgates ungefährliche Werte absenken zu können Bei geringen Anforderungen ist diese Schaltung abrustbar, ζ B kann die zweite R-C-Kombination weggelassen werden oder es treten ζ Β keine Spannungen unter oder über dem Betnebsspannungsbereich auf, so daß die entsprechenden Dioden weggelassen werden können Fur das Einstellen eines definierten Eingangspegels können ζ B auch Widerstände gegen Masse oder Betriebsspannung gelegt werden und dafür entsprechende Dioden entfallen

In den bekannten Anordnungen zum Schutz von MOS-Transistorgates werden als Komponenten Bauelemente in gegeneinander isolierten einkristallen Gebieten eines Leitfahigkeitstyps benutzt, wodurch aktive Chipflache fur die eigentliche Funktion des Schaltkreises verlorengeht

Ziel der Erfindung

Das Ziel der Erfindung besteht dann, eine Anordnung zum Schutz von MOS-Transistorgates zu schaffen, welche konstruktiv einfache Möglichkeiten bietet, verschiedenen Ansprüchen an den Schutz vor Überspannungen gerecht zu werden und aktive Chipflache einzusparen

Darlegung des Wesens der Erfindung

Die Aufgabe der erf ι ndungsgemaßen Losung besteht in der Realisierung einer Anordnung zum Schutz von MOS-Transistorgates vor statischen Aufladungen, die zum Durchbruch des Gateoxids der Eingangstransistoren fuhren Erfindungsgemaß wird die Aufgabe dadurch gelost, daß ein zusammenhangendes Stuck halbleitenden Materials, welches vorzugsweise aus Polysilizium besteht und sich auf isolierendem Material, vorzugsweise aus Siliziumoxid, befindet und ein oder mehrere p-leitende Gebiete besitzt, welche das zusammenhangende Stuck Polysilizium ganz oder teilweise umfassen Diese Gebiete werden durch η-leitende Gebiete und p-leitende Gebiete höherer Leitfähigkeit derart ergänzt, daß Widerstände und Dioden aus den entstehenden Bahnwiderstanden und pn-Ubergangen realisiert werden Die elektrische Verbindung dieser Dioden und Widerstände ist durch die an den Übergängen zwischen den mit unterschiedlichen und gleichartigen Leitfahigkeitstypen dotierten Gebieten entstehenden Übergängen gegeben Die elektrische Isolation ist sowohl durch die geometrische Form als auch durch in Sperrichtung betriebene pn-Ubergange im zusammenhangenden Stuck halbierenden Materials realisiert Die Sperrspannungen der Dioden sind von der Lange der schwach dotierten p-leitenden Gebiete zwischen stark dotierten η-leitenden Gebieten und stark dotierten p-leitenden Gebieten abhangig Die zu schutzenden Gates der MOS-Transistoren können Teil des zusammenhangenden Stuckes halbierenden Materials sein und sowohl mit η-leitenden Gebieten als auch mit p-leitenden Gebieten dotiert sein

Gates von MOS-Transistoren, welche eine unterschiedliche Dotierung besitzen, aberTeil des zusammenhangenden Stuckes halbierenden Materials sind, können mit einem metallischen Kurzschlußbugel versehen werden

Ausfuhrungsbetspiel

Die Erfindung wird an Hand eines Ausfuhrungsbeispiels naher erläutert

Fig 1 zeigt eine elektrische Grundschaltung zum Schutz von MOS-Transistorgates

Fig 2 zeigt eine Anordnung zum Schutz von MOS-Transistorgates gemäß der Erfindung

Fig 3 zeigt einen Querschnitt Sangs der Linie A'-A

Fig 4 zeigt das Ersatzschaltbild zu Fig 2

Fig 2 zeigt eine mögliche Ausfuhrungsform der Erfindung entsprechend der Grundschaltung in Fig 1 Sie enthalt das zusammenhangende Stuck halbleitenden Materials 1, welches die verschiedenen Bestandteile der Schutzschaltung ausbildet So stellt ζ B das p-dotierte Mittelstuck 4 die Verbindung zum Eingang (Bondmsel-Bl) her, stellt damit gleichzeitig R1 in Fig 1 dar und realisiert mit R 2 den Widerstand der zweiten R-C-Kombination, gleichzeitig sind dadurch die Anoden der Dioden D1 und D3 sowie die der Dioden D3' und D4' vorhanden Die Dioden D3' und D4' bilden die elektrische Verbindung zu den Kathoden der Dioden D3 und D4, deren Bestandteil sie gleichzeitig sind Durch das direkte Aneinanderstoßen der stark dotierten p-Gebiete 4 und der stark dotierten n-Gebiete 3 besitzen die Dioden D3' und D4' sehr geringe Sperrspannungen und Flußspannungen, was sie fur ihre Funktion sehr geeignet erscheinen laßt Weiterhin wird das p-dotierte Mittelstuck 4 gleich zur Ausbildung des Gates von V1 benutzt, so daß eine sehr kompakte Schaltungsanordnung möglich ist Das Gate von V2 wird über den Kurzschlußbugel 6 verbunden, so daß sich zwischen dem stark dotierten n-Gebiet 3 des Gates des Transistors V 2 und dem p-dotierten Mittelstuck 4 keinerlei Potentialverschiebung zwischen den verschiedenen dotierten Gates der Transistoren V1 und V2 ergeben kann Natürlich kann zur Ausnutzung solcher Potentialverschiebeeffekte der Kurzschlußbugel auch entfallen Im angegebenen Beispiel, welches in Fig 2 dargestellt ist, besitzen nur die Diodenstrukturen, welche als Teil des zusammenhangenden Stuckes aus halbierenden Material 1 existieren, leitfahige Gebiete vom ersten Leitfahigkeitstyp 2 Sie werden in den Gebieten, in denen gleichzeitig p-dotierte Gebiete 4 bzw η-dotierte Gebiete 3 vorhanden sind, durch deren starke Dotierung unwirksam gemacht Im angegebenen Beispiel, in dem sie schwach p-dotierte Gebiete 2 darstellen, wird ihre Funktion beim Aufbau der Dioden D1, D 2, D 3 und D 4 erkennbar Durch ihren hohen Bah η widerstand schaffen sie die Möglichkeit zur Ausbreitung einer Raumladungszone in Abhängigkeit von der Lange des schwach p-dotierten Gebietes 2, womit eine von dieser Lange abhangige Sperrspannung eingestellt werden kann Da die Flache des pn-Ubergangs solcher Dioden naturgemäß sehr gering ist, bzw deren Sperrkapazitat, ist auch die Umladezeit dieser Dioden sehr gering, was in der erfindungsgemaßen Anwendung sehr vorteilhaft ist

In Fig 3 ist der Querschnitt der in Fig 2 dargestellten Anordnung im Schnitt A'-A angegeben Grundlage ist das auf isolierendem Material 7, im Beispiel Siliziumoxid, bestehende zusammenhangende Stuck Polysilizium 1 An Hand der Dotierungsfolge laßt sich auf die elektrische Funktion schließen Von links beginnend enthalt man mit der Folge der Gebiete 3, 2 und 4 die Diode D3 Das folgende Gebiet 4 stellt das oben erwähnte p-dotierte Mittelstuck 4 dar Gemeinsam mit dem anschließenden Gebiet 3 realisiert es die elektrische Verbindung zur Diode D4, indem es die Diode D4' bildet Die Kathode der Diode D4', das Gebiet 3, bildet gemeinsam mit den Gebieten 2 und 4 die Diode D4 An den Endpunkten der Dioden, Widerstände und Transistoren existieren nach Fig 2 und Fig 4 die Kontaktfenster 8 zum Anschluß dieser Gebiete In Fig 4 ist das Ersatzschaltbild der Anordnung zum Schutz von MOS-Transistoren dargestellt, wobei deutlich wird, daß auf einfache Art und Weise ein einziges Element mit verteilten Parametern Strukturen ersetzt, welche in bekannten Schutzanordnungen einkristalle Siliziumflachen beanspruchen, damit die notwendige Chipflache unnötig vergrößert und die Ausbreite minimieren

Die Prinzipien der Erfindung wurden an Hand einer speziellen Struktur aufgezeigt und sind damit in keiner Weise eingeschränkt So können je nach Anforderungen an die Schutzfahigkeit auf beliebige Art und Weise weitere Elemente auf dem zusammenhangenden Gebiet aus halbleitenden Material angefugt oder auch weggelassen werden, ζ Β können entsprechend einer Modifikation der Grundschaltung in Fig 1 pull-up oder pull-down Widerstände eingefugt werden oder es konnen ζ Β fur sehr unterschiedliche Widerstandsgroßen auf die leitenden Bereiche 2 und 3 benutzt werden Falls erforderlich, konnen alle Leitfähigkeiten die entgegengesetzte Polarität besitzen Es konnen auch andere Materialien als isolierende Grundlage oder fur das zusammenhangende Gebiet aus halbleitenden Material verwendet werden

Claims (8)

1. Anordnung zum Schutz von MOS-Transistorgates, dessen Grundstruktur aus Widerständen und Dioden besteht, gekennzeichnet dadurch, daß auf einem zusammenhängenden Stück halbleitenden Materials (1), welches sich auf isolierenden Material (7) befindet, ein oder mehrere leitfähige Gebiete (2) eines ersten Leitfähigkeitstyps vorhanden sind, welche das zusammenhängende Stück halbleitenden Materials (1) ganz oderteilweise bedecken und durch weitere leitfähige Gebiete (3) eines zweiten Leitfähigkeitstyps, der dem des ersten Leitfähigkeitstyps entgegengesetzt ist, sowie durch weitere leitfähige Gebiete (4) eines dritten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp gleicht, aber eine andere Dosis der Dotierung besitzt, derart ergänzt ist, daß bezüglich äußerer elektrischer Kontakte (8) mit den bestehenden Bahnwiderständen und pn-Übergängen auf dem zusammenhängenden Stück halbleitenden Materials (1) Widerstände und Dioden existieren.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur elektrischen Verbindung der Dioden und Widerstände, lediglich die Übergänge zwischen den mit unterschiedlichen und gleichartigen Leitfähigkeitstypen dotierten Gebieten verwendet werden.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur elektrischen Isolation der Dioden und Widerstände sowohl die geometrische Form des zusammenhängenden Stücks halbleitenden Materials (1), als auch in Sperrichtung betriebene pn-Übergänge auf dem zusammenhängenden Stück halbleitenden Materials (1), verwendet werden.

4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Sperrspannungen der Dioden von der Länge des leitfähigen Gebietes (2) vom ersten Leitfähigkeitstyp zwischen einem Gebiet (3), welches ein diesem ersten entgegengesetzten Leitfähigkeitstyp aufweist und einem weiteren leitfähigen Gebiet (4), welches vom ersten Leitfähigkeitstyp ist, aber eine höhere Leitfähigkeit besitzt, abhängig sind.

5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das leitfähige Gebiet vom ersten Leitfähigkeitstyp (2) eine schwache p-Dotierung, das Gebiet vom zweiten Leitfähigkeitstyp (3) eine starke η-Dotierung und das dritte leitfähige Gebiet (4) eine starke p-Dotierung besitzt.

6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das zusammenhängende Stück halbleitenden Materials (1) die zu schützenden Gates von MOS-Transistoren beinhalten kann.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Abschnitte des zusammenhängenden Stücks halbleitenden Materials (1), welche die zu schützenden Gates bilden, sowohl vom zweiten Leitfähigkeitstyp (3) als auch vom dritten Leitfähigkeitstyp (4) sein können.

8. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß Gates von MOS-Transistoren, welche Teil des zusammenhängenden Stücks halbleitenden Materials (1) sind und voneinander verschiedene Leitfähigkeiten aufweisen, mit einem metallischen Kurzschlußbügel (6) verbunden werden können.