DD271189B3 - Schaltungsanordnung zur automatischen abschaltung der datenleitungen vom systembus bei adressierung unbestueckter speicherbereiche einer schreib-lese-speicherbaugruppe - Google Patents

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft Schreib-Lese-Speicherbaugruppen in Mikrorechnereinrichtungen, in denen aufgrund verschiedener Bestückungsvarianten der vorhandene Adreßraum häufig nicht vollständig belegbar ist und deren freibleibende \dreßbereiche zweckmäßigerweise zur Adressierung anderer zur gleichen Mikrorechnereinrichtung gehörender Baugruppe.ι nutzbar sind.

Charakterisierung des bekannten Standes dar Technik

Aus der DD-PS 229560 ist eine Schaltungsanordnung zur Datensicherung von Schreib-Lese-Speichern bekannt, mittels der die Betriebssicherheit von Geräten mit bestückten Schreib-Lese-Speichern gesichert werden soll. Dies wird durch eine Transistorschaltung erreicht, die von einer Schlafspannung versorgt wird und im Schlafzustand definierte Pegel an den Speichereingängen erzeugt, so daß Störungen unwirksam bleiben und Datenverfälschungen vermieden werden. Im Wirtschaftspatent 141743 ist eine Ansteuerschaltung zur Gewährleistung des Datenerhalts von statischen* RAM-Speichern bekannt, mit der die Auswirkungen von Störspannungen bei Übertragung in den Schlafzustand durch eine Ansteuerblockierung der Speicherchips unterbunden werden sollen. Dabei werden beim Unterschreiten einer bestimmten Betriebsspannungstoleranz die Ausgänge der Speicherauswahlschaltung unwirksam gemacht, indem vor die Chip-Enable-Eingänge NAND-Glieder geschaltet werden, deren zweiter Eingang von einer Spannungsauswerteschaltung gesteuert wird. Aus der DE-OS 3148761 ist eine Schaltungsanordnung zum Adressieren unterschiedlicher Speichereinheiten in einem Mikrorechnersystem bekannt, bei dem eine Speicherbereichswahl über Bustreiber vorgenommen wird, wobei jeweils nur die einer Speichereinheit zugeordneten Bustreiber freigegeben werden.

Eine Bausteinanwahl über kombinatorische Schaltungen ist aus der DE-OS 2908306 bekannt, in der eine elektronische Speicherschaltung mit Anschlüssen zum Adressieren beschrieben ist, wobei mehr Adressierungsanschlüsse vorgesehen sind als der Speicherkapazität entspricht und wobei die Adressierungsanschlüsse so schaltbar sind, daß der Speicher nur dann adressiert ist, wenn die Adresse in einen vorbestimmten Bereich mit der Speicherkapazität entsprechender Größe fällt. Eine in der DE-OS 3121864 beschriebene Schutzschaltung für Halbleiterspeicher beschreibt eine Referenzspannungseinstellung an Komparatoren, wobei in die Dateneingabeleitung das Halbleiterspeichers ein Unterbrecher eingeschaltet ist, der dann aktiviert wird, wenn die Differenz zwischen der Betriebsspannung und der Spannung eines Nickel-Cadmium-Akkumulators einen Mindestwert unterschreitet.

Außerdem ist bekannt, für Schreib-Lese-Speicher bei Ausfall der Versorgungsspannung zur Sicherung des Dateninhaltes auf eine eine Stützspannung liefernde Batterie umzuschalten und gleichzeitig durch Torungstransistoren die Speicheransteuerung zu sperren. Diese Torungstransistoren sind mit ihrer Emitter-Kollektor-Strecke zwischen der Ansteuerlogik und den Freigabeeingängen der Speicherbausteine eingefügt. Die Freigabeeingänge der Speicherbausteine sind über Ziehwiderstände

an einen an die Versorgungsspannung oder im Stützbetrieb an Batteriespannung geschalteten Versorgungepunkt angeschlossen. Die Basieanschlüsse aller Torungstransistoren sind zusammengeschaltet und über einen Vorwiderstand mit einem Anschluß für das Speicherschutzsignal verbunden (DD-WP 224986). Bei Speicherbaugruppen mit einer kleineren Speicherkapazität, als es der in der Rechentechnik für den Schrelb-Lese-Speicher vorgesehene Adreßraum vorsieht, ergibt sich aus diesem Schaltungsaufbau der Nachteil, daß der freie Adreßraum aufgrund Undefinierter Ausgabezuständo des Schreib-Lese-Speichers nicht :ur Adressierung anderer Baugruppen der Recheneinheit und damit die vorhandene Kapazität nicht voll genutzt werden kann.

Ziel der Erfindung

Die Erfindung bezweckt, durch eine optimale Auslastung des vorhandenen Adressenraumes die Leistungsfähigkeit von Mikrorechnereinheiten weiter zu erhöhen, ohne den dafür notwendigen Aufwand dafür wesentlich zu erhöhen.

Darlegung des Wesens der Erfindung

Zur Ausblendung von freien Adreßberelchon einer Schreib-Lesespeicherbaugruppe, die zur Sicherung des Dateninhaltes beim Betriebsspannungsausfall auf eine Stützspannungsbatterie umschaltbar ist und in deren an eine Dekoderschaltung angeschlossene Auswahlleitungen Torungstransistoren eingeschaltet sind, die infolge von Bestückungsvarianten eine geringere Kapazität aufweist als es der in einer Mikrorachnereinheit dafür reservierte Adreßraum vorsieht, ist es Aufgabe der Erfindung, eine Schaltungsanordnung zu schaffen, durch die eine automatische Abschaltung der Schreib-Lese-Speicherbaugruppe vom System-BUS der Mikrorechnereinheit für den freien Adreßberetch erfolgt. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß ein als Komparator geschalteter Operationsverstärker mit einem Eingang an den Mittelabgriffeines zur Bildung einer Referenzspannung an die Betriebsspannung angeschlossenen Spannungsteilers und mit seinem anderen Eingang an die zusammengeschalteten Basisanschlüsse der Torungstransistoren angeschlossen ist, dessen Ausgang auf einen Eingang einer UND-Verknüpfung, die mit ihrem zweiten Eingang mit den disjunktiv verknüpften Schreib- und Leseaufrufleitungen verbunden ist, geführt ist Der Ausgang der UND-Verknüpfung ist an einen Freigabeeingang einer in die Datenleitungen zwischen der Schreib-Lese-Speicherbaugruppe und dem System-BUS der Mikrorechnereinheit eingeschalteten Torschaltung angeschlossen. Gemäß weiterer Ausbildung ist die Erfindung dadurch gekennzeichnet, daß zur Bildung eines Quittungssignales für Adressenaufrufe des vorhandenen Speicherbereiches der erste Eingang einer zweiten UND-Verknüpfung mit dem Ausgang des Operationsverstärkers und deren zweiter Eingang an einen Baugruppenauf rufeingang an der Dekoderschaltung angeschlossen ist und der Ausgang der zweiten UND-Verknüpfung über den System-BUS mit der Mikrorechnereinheit verbunden ist.

Mit dem Ansteuern einer für die Schreib-Lese-Speicherbaugruppe gültigen Adresse vom betreffenden Ausgang der Dekoderschaltung sinkt der Spannungspegel an dem Basisanschluß des an diesen Ausgang angeschlossenen Torungstransistors auf einen Pegel, der der Ausgangsspannung des betreffenden aktivierten Ausgangs der Dekoderschaltung zuzüglich der Basis-Emitter-Schwellspannung dieses Torungstransistors entspricht. Dieser Spannungspegel wird durch den als Komparator geschalteten Operationsverstärker mit der am Spannungsteiler gebildeten Referenzspannung verglichen, und in diesem Fall wird eine gültige Adresse erkannt und die Torschaltung durchgesteuert. Erfolgt ein Adressenaufruf, für den keine Speicherbausteine und somit auch keine Torungstransistoren vorhanden sind, so ist der Spannungspegel an den zusammengeschalteten Basisanschlüssen der vorhandenen Torungstransistoren höher als die Referenzspannung. Damit bleiben die Torschaltung und das zweite UND-Glied sowohl bei Schreib- als auch bei Leseaufruf gesperrt.

Ausführungsbeispiel Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der dazugehörigen Zeichnung zeigen Fig. 1: eine Darstellung zur Adreßbereichsaufteilung Fig. 2: ein Schaltbild für eine Schreib-Lese-Speicherfreigabeschaltung.

In Fig. 1 ist in einem Blockdiagramm der in einer Mikrorechnereinheit für eine Schreib-Lese-Speicherbaugruppe vorgesehene Adressenvorrat RAM-AD in einen gültigen Bereich a, für den Speicherbausteine auf der Schreib-Lese-Speicherbaugruppe bestückt sind, und einen freien Bereich b, für den keine Speicherbaueteine bestückt werden, dargestellt. Für eine weitere Baugruppe, die beispielsweise ein Festwertspeicher sein kann, ist der gültige Adressenvorrat ROM-AD so eingeordnet, daß dieser den Adressenvorrat RAM-AD der Schreib-Lese-Speicherbaugruppe im Gesamtadressenvorrat AB der Mikrorechnereinheit um deren nicht belegbaren Adressenbereich b überschneidet. Die FestwertspeictKi baugruppe soll somit den an der Schreib-Lese-Speicherbaugruppe freien Adreßbereich ausnutzen können. Die Schreib-Le?d-Speicherbaugruppe ist für Operationen in diesem Bereich b eindeutig von den übrigen Baugruppen der Mikrorechnereinh'.ft zu trennen. Die Fig. 2 zeigt als Speicheransteuerschaltung einen Adreßdekoder DC, auf den die Adressenleitu'igen AL zur Auswahl jeweils eines der zur Schreib-Lese-Speicherbaugruppe gehörenden Speicherbausteine RAM 1 bis RAM η geführt sind. Dazu sind Torungstransistoren T1 bis Tn mit ihren Emittern an die Ausgänge des Adreßdekoders DC angeschlossen und mit ihren Kollektoranschlüssen auf den Bausteinauswahleingang CS1 bis CSn eines der Speicherbausteine RAM1 bis RAMn geführt. Für den Zustand der Datensicherung bei Betriebsspannungsausfall sind diese BausteinauswahleingSrige CS1 bis CS η durch Widerstände WI bis Wn mit Batteriespannungspotential Ub verbunden. Die Basisanschlüsse der TorungstransistorenTibisTn sind zusammengeschaltet und über einen Vorwiderstand Wy mit einem Eingang für ein bei Betriebsspannungsausfall aktives Speicherschutzsignal MPRO verbunden. Zur Kompensation der Basis-Kollektor-Kapazität der Torungstransistoren T1 bis Tn

sind deren Basisanschlüsse über einen Kondensator C mit Massepotential verbunden. Ein Operationsverstärker OV ist mit seinem negierenden Eingang an die zusammengeschalteten Basisanschlüsse der Torungstransistoren T1 bis Tn und mit seinem wahren Eingang an den Mittelabgriff eines aus zwii Widerständen W_Tt, W_T2 und zwischen die Anschlüsse der Betriebsspannung Uv geschalteten Spannungsteilers angeschlossen. Der Ausgang des Operationsverstärkers OV Ist auf je einen Eingang eines ersten und eines zweiten UND-Gliedes U1, U 2 geführt, wobei der Ausgang des zweiten UND-Gliedes U 2 als «open collektor"-Ausgang ausgeführt ist. Mit dem zweiten Eingang des ersten UND-Gliedes U1 ist der Ausgang eines ODER-Gliedes O verbunden, an dessen Eingängen die Schreib- und Lese-Aufrufleitungen WR, RD der Schreib-Lese-Speicherbaugruppe angeschlossen sind. Der zweite Eingang des zweiten UND-Gliedes U 2 ist mit einem Baugruppenaufrufeingang E am Adreßdekoder DC zur Auswahl der Schreib-Lese-Speicherbaugruppe für auszuführende Operationen zusammengeschaltet. Die Datenleitungen DL der Speicherbausteine RAM 1 bis RAM η sind über eine als „tristate'-Schalter ausgeführte Torschaltung T, deren Freigabeeingang OE mit dem Ausgang des ersten UND-Gliedes U1 verbunden ist, auf den System-BUS S-BUS einer mit dieser Schreib-Lese-Speicherbaugruppe ausgestatteten Mikrorechnereinheit geführt. Der Ausgang des zweiten UND-Gliedes U2 ist als Quittungssignalleitung QSL über den System-BUS S-BUS mit der Mikrorechnereinheit verbunden. Die Torungstransistoren T1 bis Tn trennen zur Sicherung des Datoninhaltes der Schreib-Lese-Speicherbaugruppe bei einem Ausfall der Betriebsspannung durch ein damit aktiv werdendes Speicherschutzsignal MPRO₁ mit dem diese Torungstransistoren T1 bis Tn in den gesperrten Zustand gesteuert werden, die Ausgänge des Adreßdekoders DC von den mit diesen verbundenen Bausteinauswahleingängen CS1 bis CS n, die durch die Ziehwiderstände W1 bis W η auf positives Potential der Stützspannungsbatterie U₈ gezogen werden. Damit ist jeder Zugriff auf die Speicherbausteine RAM 1 bis RAM η gesperrt. Nach dem Zuschalten der Betriebsspannung Uy Hegt kein Speicherschutzsignal MPRO an den Basisanschlüssen der Torungstransistoren T1 bis Tn an, und an den Ausgängen des Adreßdekoders DC auftretende Auswahlsignale werden auf den betreffenden Auswahleingang CS1 bis CSn des angesteuerten Speicherbausteins RAM 1 bis RAM η weitergeleitet. Diese Betriebswelse gewährleistet für den durch die vorhandenen Speicherbausteine RAM 1 bis RAM η ausnutzbaren Adreßberelch des für die Schreib-Lese-Speicherbaugruppe vorgesehenen Adressenvorrates eine gesicherte Behandlung der Speicherinformationen. Im freien Bereich b des Adressenvorrates, für den in der Schreib-Lese-Speicherbaugruppe keine Speicherbausteine RAM 1 bis RAM η bestückt sind, stellen sich bei Adreßausgaben Undefinierte Verhältnisse an den Datenleitungen DL ein, da kein Auswahlsignal an einem der Speicherbausteino RAM 1 bis RAM η anliegt. Dieser Zustand wird durch das von dem Operationsverstärker OV gebildete und mit den Lese- und Schreib-Aufrufsignalen RD, WR verknüpfte Gültigkeitssignal RAM-SEL ausgeschaltet. Solange aufgrund von zulässigen Adressen aus dem Adreßbereich a Auswahlsignale an den Ausgängen des Adreßdekoders DC ausgegeben werden, wird von dem Operationsverstärker OV aufgrund des lediglich um den Wert der Basis-Emitter-Schwellenspannung gegenüber dem Dekoderausgangssignalpegel angehobenen Signalpegels und der höheren Bezugsspannung U_REf das Gültigkeitssignal RAM-SEL mit jedem Schreib- und Lesesignal WR, RD an die Torschaltung T gegeben, die daraufhin die Datenleitungen DL der Schreib-Lese-Speicherbaugruppe auf den System-BUS S-BUS der Mikrorechnereinheit zuschaltet. Sind ein einem aktivierten Dekoderausgang zugeordneter Torungstransistor T1 bis Tn sowie ein dazugehöriger Speicherbaustein RAM 1 bis RAM η nicht bestückt, bleibt das Gültigkeitssignal RAM-SEL vom Ausgang des Operationsverstärkers OV im passiven Zustand, und die Torschaltung T sperrt die Verbindung der Datenleitungen zum System-BUS S-BUS der Mikrorechnereinheit.

Mit dem Aufrufsignal KS, mit dem ein Informationsaustausch mit der Schreib-Lese-Speicherbaugruppe signalisiert wird, gelangt das Quittungssignal QSL nach Verknüpfung mit dem Gültigkeitssignal RAM-SEL durch das zweite UND-Glied U 2 über den System-BUS S-BUS an die anfordernde Einheit der Mikrorechnereinheit. Damit ist gewährleistet, daß nur im gültigen Adreßbereich a ein Quittungssignal QSL von der Schreib-Lese-Speicherbaugruppe zum SystemBUS S-BUS gelangt.

Claims (2)

1. Schaltungsanordnung zur automatischen Abschaltung der Datenleitungon vom Systembus bei Adressierung unbestückter Speicherbereiche einer Schreib-Lese-Speicherbaugruppe, die mit einer Stützspannungsbatterie zur Sicherung des Dateninhalts bei Betriebsspannungsausfall ausgestattet ist und deren vorhandene Speicherbausteine mit ihren Auswahleingängen über je einen Torungstransistor, dessen jeweiliger Basisanschluß an einem gemeinsamen Knoten liegt, dem über einen Vorwiderstand ein Speicherschutzsignal zugeführt ist, an die Speicheransteuerschaltung geschaltet sind, gekennzeichnet dadurch, daß der gemeinsame Knoten mit dem ersten Eingang eines als Komparator geschalteten Operationsverstärkers (OV) verbunden ist, dessen zweiter Eingang in bekannter Weise am Mittelabgriff eines zur Bildung der Referenzspannung (U_REF) dienenden Spannungsteilers (W_Ti, W_T2) liegt, welcher an Betriebsspannung (Uv) angeschlossen ist, und daß der Ausgang des Operationsverstärkers (OV) auf einen Eingang einer UND-Verknüpfung (U 1) geführt ist, deren zweiter Eingang mit den disjunktiv verknüpften Schreib- und Lese-Aufrufleitungen (WR, RD) verbunden und deren Ausgang an den Freigabeeingang (OE) einer in die Datenleitungen (DL) zwischen der Schreib-Lese-Speicherbaugruppe (RAM 1 bis RAM n) und dem System-Bus (S-BUS) der Mikrorechnereinheit eingefügten Torschaltung (T) angeschlossen ist.

2. Schaltungsanordnung nach Anspruch 1; dadurch gekennzeichnet, daß zur Bildung eines Quittungssignales für Adressenaufrufe des vorhandenen Speicherbereiches der erste Eingang einer zweiten UND-Verknüpfung (U 2) mit dem Ausgang des Operationsverstärkers (OV) und deren zweiter Eingang an einen Baugruppenaufrufeingang an der Dekoderschaltung (DC) angeschlossen ist und der Ausgang der zweiten UND-Verknüpfung (U 2) über dem System-BUS (S-BUS) mit der Mikrorechnereinheit verbunden ist.