DD260584A1 - Serielles bussystem mit ueber interfacemodule gekoppelten mikrorechnern - Google Patents

Serielles bussystem mit ueber interfacemodule gekoppelten mikrorechnern Download PDF

Info

Publication number
DD260584A1
DD260584A1 DD30240187A DD30240187A DD260584A1 DD 260584 A1 DD260584 A1 DD 260584A1 DD 30240187 A DD30240187 A DD 30240187A DD 30240187 A DD30240187 A DD 30240187A DD 260584 A1 DD260584 A1 DD 260584A1
Authority
DD
German Democratic Republic
Prior art keywords
bus
microcomputer
serial bus
sub
interface module
Prior art date
Application number
DD30240187A
Other languages
English (en)
Other versions
DD260584B5 (de
Inventor
Wolfgang Linke
Gunter Moehler
Georg Bueckle
Original Assignee
Zeiss Jena Veb Carl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zeiss Jena Veb Carl filed Critical Zeiss Jena Veb Carl
Priority to DD30240187A priority Critical patent/DD260584B5/de
Publication of DD260584A1 publication Critical patent/DD260584A1/de
Publication of DD260584B5 publication Critical patent/DD260584B5/de

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Abstract

Die Erfindung betrifft ein serielles Bussystem mit ueber Interfacemodule gekoppelten Mikrorechnern. Erfindungsgemaess sind die Mikrorechner jeweils paarweise ueber ihre Interfacemodule zusaetzlich zum seriellen Bus mit einem Nebenbus verbunden, wobei jeder Rechner selbst seine Umschaltung zwischen seriellem Bus und Nebenbus steuert. Fig. 1

Description

Anwendungsgebiet der Erfindung
Die Erfindung wird in Mikrorechnersystemen eingesetzt, wo Steuerungen mit mehreren Rechnern durchgeführt werden, die über einen seriellen Bus miteinander verbunden sind, z.B. zur Steuerung eines aus zwei Rechnern bestehenden ständig aktiven Regelkreises durch andere Rechner, zur Steuerung von Verfahren mit mehreren Rechnern, zur Roboter- und Fertigungssteuerung, für intelligente Überwachungsanlagen u.a.m.
Charakteristik der bekannten technischen Lösungen
Es ist in der Technik hinreichend bekannt, Mikrorechnersysteme mit mehreren Mikrorechnern aufzubauen, wobei die Mikrorechner über einen seriellen Bus und über Interfacemodule mit Adresserkennung linien- bzw. ringförmig miteinander in Verbindung stehen (z.B. DE 3427350, DE 3500264, DE 2702209, DE 3426902, DE 3608126, DE 3525046).
Über den seriellen Bus können nur jeweils zwei Rechner miteinander kommunizieren, wobei die Senderechte entweder zufällig oder über festgelegte Prioritäten erteilt werden. Die übrigen Rechner müssen warten bis der Bus wieder frei ist (ständiges Mithören) bzw. bis sie ein Senderecht erhalten, so daß ihr Datentransfer bis dahin blockiert ist.
Dadurch wird die Kommunikation der Mikrorechner untereinander behindert und der Datenaustausch zeitlich effektiv eingeschränkt. Für viele Anwendungen, insbesondere für dynamische Meß- und Steuervorgänge, ist jedoch ein ständiger bzw. häufiger Datentransfer zwischen Mikrorechnern erforderlich, so daß eine Blockierung der Kommunikation nicht nur die Effektivität, sondern auch die Genauigkeit, Reproduzierbarkeit usw. der Meß- und Steuervorgänge beeinträchtigt.
Ziel der Erfindung
Ziel der Erfindung ist die Vermeidung von Zeitverzögerungen, die bei universeller Kommunikation von Mikrorechnern untereinander über einen seriellen Bus auftreten und eine Vereinfachung des Datentransfers.
Darlegung des Wesens der Erfindung
Der Erfindung liegt die Aufgabe zugrunde, ein Mikrorechnersystem mit mehreren Mikrorechnern und einem seriellen Bus zu schaffen, bei dem trotz einer Blockierung des Busses durch Datenanforderung bzw. -transfer eine Kommunikation mit geringem Hardwareaufwand und einfachem Datenformat vorbestimmter Mikrorechner unterein ander möglich ist. Erfindungsgemäß wird diese Aufgabe bei einem seriellen Bussystem mit über Interfacemodule gekoppelten Mikrorechnern, wobei jedes Interfacemodul über eine intern von einer Steuer- und Auswertestufe gesteuerten Torschaltung jeweils mit einem Mikrorechner gekoppelt ist, dadurch gelöst, daß jeweils zwei zugeordnete Interfacemodule zum Zweck einer paarweisen Kommunikation unabhängig vom seriellen Bus jeweils zusätzlich über einem fest verschalteten Nebenbus miteinander verbunden sind, daß in jedem Interfacemodul der Hauptbus und der Nebenbus über von einem Umschaltesignal des jeweiligen Mikrorechners gesteuerte Torschaltungen mit dem besagten Mikrorechner in Verbindung stehen und daß die Steuer- und Auswertestufe eines Interfacemoduls mit Nebenbus zur Erkennung einer Anforderung über den seriellen Bus zusätzlich direkt mit dem jeweiligen Mikrorechner gekoppelt ist.
Die Mikrorechner stehen in an sich bekannter Weise über einen seriellen Hauptbus und Interfacemodule mit Adreßerkennung miteinander in Verbindung. Senderechte eines beliebigen Mikrorechners werden bei freier Busleitung entweder zufällig erteilt oder nach Prioritäten festgesetzt. Zusätzlich dazu sind vorbestimmte Paare von Mikrorechnern jeweils über einen fest verschalteten Nebenbus miteinander gekoppelt. Der Nebenbus verläuft unmittelbar von Interfacemodul zu Interfacemodul. Ist der Hauptbus durch Kommunikation zweier Mikrorechner bzw. durch Sendeaufruf eines Mikrorechners blockiert, so können andere Mikrorechner unabhängig vom Hauptbus einen Datentransfer über den Nebenbus führen, wobei die Steuerung, insbesondere das Datenformat infolge der festgelegten Adressierung, sehr einfach ist. Jeder Mikrorechner kann entweder selbst die Entscheidung treffen, ob er sich auf den Haupt- oder Nebenbus schaltet, oder der Mikrorechner wird durch eine Kennung bei Vorliegen eine Rufanforderung zwingend aufgefordert, sich auf den Hauptbus zu schalten.
Ausführungsbeispiel
Die Erfindung soll nachstehend anhand eines in der Zeichnung dargestellten Mikrorechnersystems mit vier Mikrorechnern, die linienförmig über einen Hauptbus und paarweise über einen Nebenbus verbunden sind, aIs Ausführungsbeispiel näher erläutert werden
Es zeigen:
Fig. 1: Blockschaltbild des Mikrorechnersystems mit Hauptbus und Nebenbussen Fig. 2: Schaltungsanordnung eines der vier Interfacemodule mit Hauptbus-, Nebenbus- und Mikrorechneranschluß
Gemäß Figur 1 sind vier Mikrorechner 1,2,3,4 über vier Interfacemodule 5, 6,7,8 und über einen linienförmigen Hauptbus 9 miteinander verbunden. Jeder der Mikrorechner 1,2,3 oder 4 kann, sofern der Hauptbus 9 frei ist, eine Rufanforderung mit Adressierung über den Hauptbus 9 an einen beliebigen Mikrorechner 1,2,3 bzw. 4 starten. Das entsprechende Interfacemodul 5, 6,7 bzw. 8 erkennt die adressierte Rufanforderung und gibt eine Kennung an den jeweiligen Mikrorechner 1,2,3 bzw. 4. Zusätzlich zum Hauptbus 9 stehen die Mikrorechner 1 und 2 über ihre Interfacemodule 5, 6 und über einen fest verschalteten Nebenbus 10 miteinander in Verbindung. In gleicherweise besteht ein Nebenbus 11 zwischen den Mikrorechnern 3,4 über die Interfacemodule 7,8. In Figur 2 ist die Schaltungsanordnung der Interfacemodule 5, 6,7,8 am Beispiel des Interfacemoduls 5 dargestellt.
Über den Eingang EHb gelangen die Daten des Hauptbusses 9 an eine Steuer- und Auswertestufe 12 sowie über ein ODER-Gatter 13 an einen Ausgang AHb und von diesem zum nächsten Interfacemodul 6,7 bzw. 8. Die Steuer-und Auswertestufe 12 schaltet bei Vorliegen einer an den Mikrorechner adressierten Busanforderung eine Torschaltung 14 durch, welche den Kanal vom Hauptbus 9 zum Mikrorechner 1 öffnet. Gleichzeitig kann mit der Adressierung des Interfacemodul 5 eine Kennung gesendet werden, weichein derÄuswertelogik 12 erkannt und über Ausgang A1 an den Mikrorechner 1 gelangt. Diese Kennung veranlaßt den Mikrorechnersich vom Hauptbus 9 auf den Nebenbus 10 zu schalten. Ist der Mikrorechner aufden Nebenbus 10 geschaltet, so bewirkt ein Empfang der Kennung das Zurückschalten vom Nebenbus 10 aufden Hauptbus 9. Desgleichen hat der Mikrorechner 1 die Möglichkeitsich programmgesteuert vom Hauptbus 9 aufden Nebenbus 10 bzw. vom Nebenbus 10 auf den Hauptbus 9 zu schalten. Darüber hinaus besteht die Möglichkeit daß bei Vorliegen einer adressierten Ruf meldung über den Ausgang A1 lediglich ein Kennsignal ohne zwingenden Umschaltcharakter für den Mikrorechner 1 gesendet wird. Daraufhin kann der Mikrorechner 1 in Kenntnis der Rufmeldung selbst entscheiden, oberweiterauf Neben bus 10 geschaltet bleibt, oder ob er sich auf den Hauptbus 9 zurückschaltet.
Der Mikrorechner 1 erzeugt ein entsprechendes logisches Signal zur Umschaltung, das über einen Eingang E, zum Interfacemodul 5 gelangt und dort unmittelbar zwei Torschaltungen 15,16 und über einen Negator 17 zwei Torschaltungen 18, 19 steuert. Mit den Torschaltungen 16,18 schaltet sich der Mikrorechner 1 über ein ODER-Gatter 20 eingangsseitig (über einen Ausgang AMR) entweder an den Hauptbus 9 (Eingang EMb) oder an den Nebenbus 10 (Eingang ENB). Analog dazu verbinden die Torschaltungen 15,19 den Mikrorechner 1 ausgangsseitig (über einen Eingang Emr) mit dem Hauptbus 9 (Ausgang AHb) bzw. mit dem Nebenbus 10 (Ausgang ANB).

Claims (1)

  1. Serielles Bussystem aus über Interfacemodüle gekoppelten Mikrorechnern, wobei jedes Interfacemodul über eine von einer Steuer- oder Auswertestufe gesteuerten Torschaltung jeweils mit einem Mikrorechner gekoppelt ist, gekennzeichnet dadurch, daß jeweils zwei zugeordnete Interfacemodule zum Zweck einer paarweisen Kommunikation unabhängig vom seriellen Bus jeweils zusätzlich über einen fest verschalteten Nebenbus miteinander verbunden sind, daß in jedem Interfacemodul der Hauptbus und der Nebenbus über von einem Umschaltesignal des jeweiligen Mikrorechners gesteuerte Torschaltungen mit dem besagten Mikrorechner in Verbindung stehen und daß die Steuer- und Auswertestufe eines Interfacemoduls mit Nebenbus zur Erkennung einer Anforderung über den seriellen Bus zusätzlich direkt mit dem jeweiligen Mikrorechner gekoppelt ist.
    Hierzu 1 Seite Zeichnungen
DD30240187A 1987-05-04 1987-05-04 Serielles bussystem mit ueber interfacemodule gekoppelten mikrorechnern DD260584B5 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DD30240187A DD260584B5 (de) 1987-05-04 1987-05-04 Serielles bussystem mit ueber interfacemodule gekoppelten mikrorechnern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD30240187A DD260584B5 (de) 1987-05-04 1987-05-04 Serielles bussystem mit ueber interfacemodule gekoppelten mikrorechnern

Publications (2)

Publication Number Publication Date
DD260584A1 true DD260584A1 (de) 1988-09-28
DD260584B5 DD260584B5 (de) 1994-01-20

Family

ID=5588705

Family Applications (1)

Application Number Title Priority Date Filing Date
DD30240187A DD260584B5 (de) 1987-05-04 1987-05-04 Serielles bussystem mit ueber interfacemodule gekoppelten mikrorechnern

Country Status (1)

Country Link
DD (1) DD260584B5 (de)

Also Published As

Publication number Publication date
DD260584B5 (de) 1994-01-20

Similar Documents

Publication Publication Date Title
DE69819610T2 (de) Verteiltes Verarbeitungstypensteuerungssystem
EP0597561B1 (de) Übertragungssystem zum Datenaustausch
EP0846290B1 (de) Einrichtung zur einkanaligen übertragung von aus zwei datenquellen stammenden daten
DE3233542C2 (de)
DE4416879B4 (de) Steuergerät mit Mitteln zur Umschaltung zwischen zwei Datenleitungen
DE3035804A1 (de) Datenuebertragungssystem zwischen wenigstens zwei mikroprozessorsystemen
DE69312174T2 (de) Gerät zur Verwaltung von Zugriffspriorität zu gemeinsamen Betriebsmitteln von unter einer Vielzahl von lokalen Einheiten verteilten Funktionsmodulen, von denen jede eine lokale "Daisy-Chain"-Schaltung formt
DD260584A1 (de) Serielles bussystem mit ueber interfacemodule gekoppelten mikrorechnern
WO1994015299A1 (de) Anordnung mit steckbaren funktionseinheiten
DD142135A3 (de) Mehrrechnerkopplung
DE3325791C2 (de) Schaltungsanordnung für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten
DE10034693A1 (de) Verfahren zur Datenübermittlung
DE69325365T2 (de) Steuerungssystem
WO1994014120A1 (de) Anordnung mit mehreren funktionseinheiten
DE10136151C2 (de) Multiprozessor-System mit zumindest zwei Mikroprozessoren mit optimaler Ausnutzung der zur Verfügung stehenden Ressourcen
DE19610090C1 (de) Informationsübertragungssystem
EP0553374B1 (de) Ein-/Ausgabesystem für Datenverarbeitungsanlagen
DD246392A1 (de) Anordnung zur verbindung mehrerer mikrorechner
DE3212401A1 (de) Prioritaetensteuerschaltung fuer digitale rechenanlagen
DD220440A1 (de) Schaltungsanordnung zum anschluss mehrerer rechner an ein peripheriegeraet
DD225247A1 (de) Schaltungsanordnung fuer bearbeitungseinheiten in einer prioritaetenkette zum fairen sammelleitungszugriff
DD265020A1 (de) Schaltungsanordnung zur signaltechnisch sicheren ansteuerung und ueberwachung von prozesselementen
DD288258A5 (de) Schaltungsanordnung zur interruptbearbeitung
DE2808204B1 (de) UEbertragungseinrichtung fuer den Anschluss von raeumlich entfernten Peripherieeinheiten an ein Datenverarbeitungssystem
DD255018A1 (de) Schaltungsanordnung zur zentalen bus-arbitrierung in einer multimikrorechneranordnung

Legal Events

Date Code Title Description
B5 Patent specification, 2nd publ. accord. to extension act
EP Request for examination under paragraph 12(1) filed
RPI Change in the person, name or address of the patentee (searches according to art. 11 and 12 extension act)
ENJ Ceased due to non-payment of renewal fee