DD250393A1

DD250393A1 - Schaltungsanordnung zur ueberwachung der funktionsfaehigkeit von mikroprozessorschaltkreisen

Info

Publication number: DD250393A1
Application number: DD29181086A
Authority: DD
Inventors: Andreas Dipl-Ing Kanis; Michael Dipl-Ing Tenner
Original assignee: Kanis Andreas Dipl Ing; Tenner Michael Dipl Ing
Priority date: 1986-06-27
Filing date: 1986-06-27
Publication date: 1987-10-08

Abstract

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Ueberwachung der Funktionsfaehigkeit von Mikroprozessor-Schaltkreisen, die durch einen relativ geringen Bauelementeaufwand und einfachen Aufbau gekennzeichnet ist. Ziel der Erfindung ist die Erhoehung der Sicherheit von mikrorechnergesteuerten Baugruppen. Erfindungsgemaess sind in der Schaltungsanordnung ein Zaehler/Zeitgeber-Schaltkreis 1 und zwei monostabile Multivibratoren 3 und 4 so angeordnet, dass bei eingeschraenkter Funktionsfaehigkeit der CPU 2 ein Fehlersignal 5 gebildet wird. Fig. 1

Description

Ausführungsbeispiel

In der Figur 1 ist die erfindungsgemäße Schaltungsanordnung dargestellt und wird nachstehend an einem Ausführungsbeispiel näher erläutert. Ein Kanal eines Zähler/Zeitgeberschaltkreises 1 sendet alle 26ms ein Interrupt-Signal 6, welches von der CPU 2 wieder rückgesetzt wird. Die dadurch erzeugte High-Low-Flanke setzt einen flankengetriggerten monostabilen Multivibrator 3. Dieser bleibt für 10 ms in seinem instabilen Zustand und kippt in die Ausgangslage zurück. Ein mit dem Ausgang des flankengetriggerten monostabilen Multivibrators 3 verbundener retriggerbarer monostabiler Multivibrator 4 besitzt eine hardwaremäßig einstellbare Zeitkonstante von 38 ms. Dadurch ist der retriggerbare monostabile Multivibrator 4 bei Funktionsfähigkeit der CPU 2 ständig gesetzt und kippt erst 38 ms nach Ausbleiben der Interrupt-Signale 6 oder 38 ms nach Auftreten von Interrupt-Signalen 6 mit einem zeitlichen Abstand größer als 38 ms in seine Ausgangslage zurück, wodurch am Ausgang des retriggerbaren monostabilen Multivibrators 4 ein Fehlersignal 5 gebildet und in der Steuerlogik7 ausgewertet wird.

Claims

1. Schaltungsanordnung zur Überwachung der Funktionsfähigkeit von Mikroprozessor-Schaltkreisen mit Interrupt-Betrieb, gekennzeichnet dadurch, daß zur Abgabe eines Fehlersignals (5) an eine Steuerlogik (7) ein Interrupt-Signal (6) sendender Zähler/Zeitgeber-Schaltkreis (1) an den Systembus des Mikrorechners angeschlossen ist, der Interrupt-Ausgang des Zähler/Zeitgeber-Schaltkreises (1) mit dem Eingang eines flankengetriggerten monostabilen Multivibrators (3) und der Ausgang des flankengetriggerten monostabilen Multivibrators (3) mit dem Eingang eines zur Abgabe eines Fehlersignals (5) dienenden retriggerbaren monostabilen Multivibrators (4) verbunden ist.

Hierzu 1 Seite Zeichnung

Anwendungsgebiet der Erfindung

Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Überwachung der Funktionsfähigkeit eine CPU, die ein gespeichertes Programm in einem beliebigen Mikrorechnersystem mit Interrupt-Betrieb befehlsweise abarbeitet.

Charakteristik der bekannten technischen Lösungen

Es sind zahlreiche Schaltungsanordnungen zur Überwachung der Funktionsfähigkeit einer CPU bekannt, welche durch ein periodisch durchlaufenen Programmabschnitt ein Signal bilden, dessen Ausbleiben erkannt wird und zur Bildung eines Fehlersignals führt, wie sie z. B. in der DE-OS 2943.133 IPK G 06 F 11 /30 beschrieben wurden. Die Nachteile dieser Schaltungsanordnung bestehen darin, daß die CPU das zur Auswertung kommende Signal selbst bilden muß und dafür Speicherplatz, Abarbeitungszeit und eine Ausgabeleitung benötigt. Weiterhin erkennt der monostabile Multivibrator zur Impulsauswertung nur ein Ausbleiben dieser Impulse, ein Verharren der Impulse im aktiven Zustand bleibt unerkannt.

Ziel der Erfindung

Ziel der Erfindung ist eine Schaltungsanordnung zur Erhöhung der Sicherheit von mikrorechnergesteuerten Baugruppen, die einen einfachen Aufbau besitzt und ohne Benutzung von Ein/Ausgabe-Kanälen oder Prüfprogrammen eine stetige Überwachung der Funktionsfähigkeit einer CPU ermöglicht und dadurch zur Verkürzung der Abarbeitungszeit führt.

Darlegung des Wesens der Erfindung

Die bisher bekannten Überwachungsschaltungen für Mikroprozessoren haben den Nachteil, daß ein Programmabschnitt periodisch durchlaufen werden muß, um ein Prüfsignal zu bilden.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zu schaffen, die eine ständige Funktionskontrolle der CPU mit geringem technischen Aufwand erlaubt sowie eine Nachrüstung bestehender Baugruppen ermöglicht. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Zähler/Zeitgeberschaltkreis (CTC) mit dem Systembus des Mikrorechnersystems der zu überwachenden CPU verbunden ist, daß ein flankengetriggerter monostabiler Multivibrator mit der Interrupt-Request-Leitung der CPU verbunden ist, und daß der Ausgang des flankengetriggerten monostabilen Multivibrators mit dem Eingang eines retriggerbaren monostabilen Multivibrators gekoppelt ist. Diese Anordnung arbeitet folgendermaßen: In der Intialisierungsphase des Mikrorechners wird ein Zähler/Zeitgeberschaltkreis (CTC) so eingestellt, daß er periodisch nach Ablauf einer programmierbaren Zeitspanne ein Interrupt-Signal sendet. Bei Funktionsfähigkeit der CPU quittiert diese dieses Signal, indem das Signal rückgesetzt wird. Dieses Signal triggert mit jeder High-Low-Flanke einen monostabilen Multivibrator, welcher dadurch in seine instabile Lage kippt und dort eine hardwaremäßig einstellbare Zeit verweilt, welche kleiner als die Zeit zwischen zwei aufeinanderfolgenden Interrupt-Signalen des Zähler/Zeitgeberschaltkreises ist. Der Ausgang des monostabilen Multivibrators triggert einen retriggerbaren monostabilen Multivibrator, dessen Zeitkonstante größer als die Zeit zwischen zwei aufeinanderfolgenden Interrupt-Signalen ist. Damit erhält der retriggerbare monostabile Multivibrator vor dem Zurückkippen in den stabilen Zustand einen Triggerimpuls, welcher das Verweilen des retriggerbaren monostabilen Multivibrators in der instabilen Lage für die Dauer seiner Zeitkonstante bewirkt, wodurch der retriggerbare monostabile Multivibrator bei Funktionsfähigkeit der CPU ständig gesetzt ist.

Die Schaltungsanordnung bildet ein Fehlersignal, falls die CPU durch eingeschränkte Funktionsfähigkeit das Interrupt-Signal nicht quittiert oder wenn die Schaltungsanordnung keine Interrupt-Signale oder Interrupt-Signale mit einem zeitlichen Abstand größer als die Zeitkonstante des retriggerbaren monostabilen Multivibrators empfängt. Dadurch gelangt während der Haltezeit des nachtriggerbaren monostabilen Multivibrators kein Triggerimpuls an dessen Eingang, so daß der retriggerbare monostabile Multivibrator in seine stabile Lage kippt und ein Fehlersignal erzeugt.