DD244854A1 - Mis-transistor und verfahren zu seiner herstellung - Google Patents

Abstract

Die Erfindung findet bei der Herstellung von Hochfrequenz-Feldeffekttransistoren mit isolierter Steuerelektrode aus Polysilizium Anwendung. Ziel der Erfindung ist es, MIS-Transistoren mit Gate-Selbstjustage fuer HF-Anwendungen herzustellen. Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches auf Basis der Siliziumgatetechnologie die Selbstjustage der Gateelektrode mit den zwischen Source und Drain liegenden Kanalbereich ermoeglicht und bei dem gleichzeitig ein sehr niedriger Gate-Bahnwiderstand realisiert werden kann, ohne dass der Einsatz neuartiger Materialien gegenueber dem Standard-Siliziumgate-Prozess erforderlich wird. Erfindungsgemaess wird diese Aufgabe durch ein Siliziumgate-Verfahren geloest, bei dem nach der Abscheidung der Polysiliziumschicht eine oxydationsmaskierende Schicht abgeschieden wird, die im anschliessenden fotolithografischen Vefahrensschritt zusammen mit der Polysiliziumschicht strukturiert wird, und dass nach der Dotierung der Source-Drain-Gebiete eine intensive thermische Oxydation folgt sowie vor der Metallisierung, bei der das Polysiliziumgate ueber eine Metallbahn in voller Laenge kontaktiert wird, die oxydationsmaskierende Schicht mittels grossflaechiger Ueberaetzung in selektiv wirkendem Aetzmittel wieder entfernt wird.

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung findet bei der Herstellung von Hochfrequenz-Feldeffekttransistoren mit isolierter Steuerelektrode aus Polysilizium Anwendung.

Charakteristik der bekannten technischen Lösungen

Die Erhöhung der Arbeitsgeschwindigkeit von MIS-Transistoren erfordert neben der Verkürzung ihrer elektrisch wirksamen Kanallänge eine Reduzierung parasitärer Kapazitäten insbesondere der Gateelektrode.

Es ist bekannt, zur Verringerung parasitärer Gatekapazität sogenannte Selbstjustagetechnologien, wie z. B. die Siliziumgatetechnologie zu verwenden. Dabei dient die Gateelektrode selbst als Dotiermaske bei der Erzeugung der Source- und Draingebiete und liegt damit exakt über dem Transistorkanal. Dadurch wird der Transistorkanal einerseits sicher überdeckt und volle Steuerwirkung ist gewährleistet, andererseits sind die Überlappungskapazitäten zu Source und Drain nur bedingt durch die Unterdiffusion relativ gering.

Die Unterdiffusion läßt sich minimieren, wenn man zur Dotierung die Ionenimplantation verwendet und die daran anschließende Temperaturbelastung gering hält.

Die Verwendung von Polysilizium als Gateelektrode hat jedoch den Nachteil, daß der relativ hohe Schichtwiderstand des dotierten Polysiliziums längere Gatebahnen für Hochfrequenztransistoren nicht zuläßt.

Der Schichtwiderstand des Polysiliziums läßt sich durch Einlegieren eines Metallfilms (Bildung von Metallsilizid) so verringern, daß, wie von Klassen in Solid State Electronics, 23 (1980) 23 beschrieben, über Mehrfachkontaktierung ca. 1 mm lange Gatebahnen für HF-Transistoren ermöglicht werden. Nachtelle dieser Technologievariante sind die größeren Abweichungen von den Standardtechnologien und die höhere Kompliziertheit.

Eine Selbstjustagetechnologie mit niedrigem Gate-Bahnwiderstand unter Verwendung hochschmelzender Metalle als Gateelektrode wurde von Brown in Solid State Technol. 15(1972)33 beschrieben. Danach sind ebenfalls HF-Transistoren herstellbar. Nachteilig hierbei ist jedoch die geringe Beständigkeit der Gatemetatle bei Hochtemperaturprozessen, insbesondere deren hohe Oxydationsrate.

Eine weitere Selbstjustagevariante ist die von Shannon in Philips Technische Rundschau 31 (1970/71) 278 beschriebene Technologie mit Selbstjustageimplantation, wobei das Aluminiumgate als Dotiermaske wirkt. Danach sind allerdings nur Temperaturbelastungen unter 570⁰C möglich, bei denen die Strahlenschäden von der Implantation nicht voll ausheilen, wodurch die Bauelementeeigenschaften nachteilig beeinflußt werden.

Ziel der Erfindung

Es ist Ziel der Erfindung, MIS-Transistoren mit Gate-Selbstjustage für HF-Anwendungen herzustellen.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, welches auf Basis der Siliziumgatetechnologie die Selbstjustage der Gateelektrode auf den zwischen Source und Drain liegenden Kanalbereich ermöglicht und bei dem gleichzeitig ein sehr niedriger Gate-Bahnwiderstand realisiert werden kann, ohne daß der Einsatz neuartiger Materialien gegenüber dem Standard-Siliziumgate-Prozeß erforderlich wird.

Erfindungsgemäß wird diese Aufgabe durch ein Siliziumgate-Verfahren gelöst, bei dem der Abscheidung des Polysiliziums für das Gate die Abscheidung einer zusätzlichen Schicht, z. B. Siliziumnitrid folgt, die im anschließenden fotolithografischen Schritt zusammen mit der Polysiliziumschicht strukturiert wird, so daß bei der darauffolgenden Source-Drain-Dotierung, welche vorzugsweise mittels Arsen-Implantation ausgeführt wird, die Doppelschicht aus Polysilizium und Silizium nitrid als Dotiermaske für den Kanalbereich wirkt.

Es ist wesentlich, daß der Dotierung eine intensive Oxydation folgt, bei welcher die auf dem Polysilizium befindliche zusätzliche Schicht als Oxydationsbarriere wirkt. Durch die Oxidation wird über den Diffusionsgebieten ein dickes Oxid erzeugt und außerdem die Siliziumgatebahn seitlich anoxydiert, was der Reduzierung der Gatekapazität dient.

Erfindungsgemäß wird die zusätzliche Schicht mittels eines großflächigen Ätzschrittes in selektiv wirkendem Ätzmittel vor der Metallisierung entfernt und dadurch die Siliziumgatebahn freigelegt. Es ist weiterhin wesentlich, daß im weiteren Metallisierungs- und Strukturierungsprozeß über der Siliziumgatebahn eine Metallbahn erzeugt wird, die den niedrigen Gate-Bahnwiderstand bewirkt. Durch das dicke Oxid über den Diffusionsgebieten werden Überlappungskapazitäten der Metallelektrode klein gehalten, so daß die Anforderungen an die Qualität der Metallstrukturierung aus dieser Sicht gering sind. Ebenfalls der Reduzierung des Gate-Bahnwiderstandes dient die Dotierung des Polysiliziums, die gleich bei der Abscheidung oder in einem Dotierschritt danach ausgeführt werden kann.

Ausführungsbeispiel

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung zeigen Figur 1 bis Figur 6 den schematischen Querschnitt eines erfindungsgemäßen DMOS-Transistors in wesentlichen Bearbeitungsetappen.

Auf der Oberfläche eines aus hochohmigem p-Silizium bestehenden Halbleitersubstrates 1 wird ein thermisches Oxid 2 von 75 nm erzeugt. Auf dieser Oxidschicht wird eine niederohmige phosphordotierte Poly-Si-Schicht 3 von 300 nm Dicke abgeschieden und auf dieser wiederum wird eine ca. 200 nm starke Si₃N₄-Schicht 4 abgeschieden (Figur 1).

Durch einen fotolithografischen Prozeß werden die Diffusionsgebiete freigelegt, wobei mittels Plasmaplanarätzen die Si₃N₄-Schicht 4 und die Poly-Si-Schicht 3 in einem Schritt geätzt werden (Figur 2).

Mittels eines bekannten Verfahrens (nach DD-WP 222731) werden nun die Source- und Draingebiete dotiert und später die simultane Tiefendiffusion zur Erzeugung eines Kurzkanals durchgeführt. Dazu wird in einem weiteren fotolithografischen Schritt eine Lackmaske 5 auf der Si-Scheibe erzeugt, die nur Öffnungen über den Sourcegebieten aufweist. Der Fotolack verhindert bei der anschließenden Borimplantation 6 die Dotierung des Draingebietes (Figur 3).

Anschließend wird die Lackmaske 5 entfernt und die Arsendotierung 7 der Diffusionsgebiete vorgenommen (Figur 4).

Nach der Implantation der beiden Dotiersubstanzen 6 und 7 folgt die simultane Tiefendiffusion, die derart durchgeführt wird, daß eine Eindringtiefe für das Arsen von ca. 2μτη und für Bor von ca. 3μ,ιη realisiert werden. Bei der Diffusion entsteht das gewünschte Doppeldotierungsprofil aus n⁺-Gebiet9a und p-Schicht 10 sourceseitig, sowie das einfachdotierte Drain-n⁺-Gebiet

Danach wird durch die Erzeugung eines mindestens 0,6μιη starken thermischen Oxides 8 das Poly-Si-Gate 11 eingebettet und gleichzeitig in seiner Stegbreite verringert (Figur 5).

Nach der Oxidation werden mittels Fotochemie die Kontaktgebiete für Source und Drain freigelegt, sowie durch großflächiges Überätzen die Si₃N₄-Schicht entfernt und somit das Poly-Si-Gate freigelegt. Anschließend wird die Si-Scheibe mit Al- bedampft und die Anschlußelektroden für Source 12, Gate 13undDrain14 strukturiert. Die Al-Bahn wird dabei über die gesamte Länge des Poly-Si-Gate's 11 gezogen, um den Leitbahnwiderstand weitgehendst zu senken.

Claims (3)

1. Erfindungsanspruch:

   1. MIS-Transistor, bestehend aus einem Source-und einem Draingebiet sowie einer aus Polysilizium bestehenden Gateelektrode, gekennzeichnet dadurch, daß die Gateelektrode in dickes Oxid eingebettet, oberflächlich oxidfrei und durch eine darübergezogene Metallbahn in voller Länge niederohmig kontaktiert ist.
2. 2. Verfahren zur Herstellung eines MIS-Transistors nach Punkt 1, basierend auf der Standard-Silizium-Gatetechnik, gekennzeichnet dadurch, daß nach der Abscheidung der Polysiliziumschicht eine oxydationsmaskierende Schicht abgeschieden wird, die im anschließenden fotolithografischen Verfahrensschritt zusammen mit der Polysiliziumschicht strukturiert wird, und daß nach der Dotierung der Source-Drain-Gebiete eine intensive thermische Oxydation folgt sowie vor der Metallisierung, bei der das Polysiliziumgate über eine Metallbahn in voller Länge kontaktiert wird, die oxydationsmaskierende Schicht mittels großflächiger Überätzung in selektiv wirkendem Ätzmittel wieder entfernt wird.
3. 3. Verfahren nach Punkt 2, gekennzeichnet dadurch, daß die oxydationsmaskierende Schicht aus Siliziumnitrid besteht.