DD228131A1

DD228131A1 - Integrierter a/d-wandler mit kapazitaetsnetzwerk

Info

Publication number: DD228131A1
Application number: DD26796884A
Authority: DD
Inventors: Wolfgang Geistert; Mathias Krauss
Original assignee: Univ Dresden Tech
Priority date: 1984-10-04
Filing date: 1984-10-04
Publication date: 1985-10-02

Abstract

Integrierter A/D-Wandler mit Kapazitaetsnetzwerk zur binaeren Kodierung einer analogen Eingangsspannung nach dem Prinzip der Sukzessiv-Approximation, der besonders fuer eine Realisierung in integrierter MOS-Technik geeignet ist. Die Aufgabe der Erfindung besteht darin, einen schnellen, hochaufloesenden und fehlerkorrigierenden A/D-Wandler zu schaffen, bei dem alle Baugruppen einschliesslich des verwendeten Kapazitaetsnetzwerkes in MOS-Standard-Technologie monolithisch integrierbar sind. Erfindungsgemaess wird die Aufgabe dadurch geloest, dass die Schaltungsanordnung aus einem Kapazitaetsnetzwerk, einem Steuerwerk, einem Komparator, einem Speicher, einem Addierer mit Ergebnisspeicher und einem Ausgabespeicher aufgebaut ist. Das Kapazitaetsnetzwerk besteht aus einer Reihenschaltung von Kapazitaeten C1 von deren Verbindungspunkten Kapazitaeten C2 zu einem Steuerwerk geschaltet sind. Den Abschluss des Kapazitaetsnetzwerkes bildet beiderseits eine Kapazitaet C2. Entsprechend einem Wandlungsalgorithmus verbindet das Steuerwerk die Kapazitaeten C2 mit der Bezugsspannung oder mit einer Referenzspannung oder mit der zu messenden Spannung. Fig. 1

Description

Integrierter A/D-Wandler mit Kapazitätsnetzwerk

Anwendungsgebiet der Erfindung

Integrierter A/D-Wandler mit Kapazitätsnetzwerk zur binären Kodierung einer analogen Eingang.sspannung nach dem Prinzip der Sukzessiv-Approximation, der besonders für eine Realisierung in integrierter MOS-Technik geeignet ist.

Charakteristik, „der bekannten technischen Lösungen

Von Boyacrgllier u.a. wird im "ISSCC Digest of Technical Papers 1981"_; S. 62/63 unter der Überschrift "An Error-Correcting 146/20 ps CMOS A/D Converter" ein A/D-Wandlungsverfahren kurz beschrieben. Dieses Verfahren, das nach dem Prinzip der sukzessiven Approximation arbeitet, bietet den Vorteil, während des Wandlungsprozesses auftretende zufällige Fehler in gewissen Grenzen korrigieren zu können. Außerdem werden im Verhältnis zur Auflösung des Wandlers nur relativ geringe Genauigkeitsanforderungenan die 17ichtungselemente des in A/D-Wandler enthaltenen D/A-Wandlers gestellt. Dies gilt allerdings nur für die Herstellungstoleranzen. Fehler, die durch Langzeitinstabilität, Temperatur- und Spannungskoeffizienten u.a. entstehen, müssen unter der Auflösungsgrenze des Wandlers bleiben. Deshalb werden in der bekannten technischen Lösung aufgedampfte Dünnfilmv/iderstände als Wichtungselemente verwendet, die aber Herstellungsschritte bedingen, die in einer Standard-Technologie zur Herstellung monolithisch integrierter Schaltkreise nicht enthalten sind.

Ein Wichtungselement, welches mit den o.g. Genauigkeitsanforderungen integrationsfähig ist, ist der Kondensator. Dieses Schaltelement kann insbesondere in MOS-Technologien in der gewünschten Größenordnung hergestellt werden. Eine nachteilige Eigenschaft des integrierten Kondensators ist jedoch seine "Ground-Kapazität", d.h. seine parasitäre Kapazität zum Untergrund über den er hergestellt wurde. Dieser Untergrund ist in der Regel mit einer Betriebs- oder Bezugsspannung verbunden. Da das Verhältnis der parasitären Ground-Kapazität zur Kondensator-Kapazität vom Herstellungsprozeß abhängig ist und stark schwanken kann, kann diese normalerweise nicht in die Berechnungen einbezogen werden und muß schaltungstechnisch unwirksam gewacht werden, d.h. die untere Platte des Kondensators muß immer an einer Bezugsspannung liegen. Für die Integration von A/D- und D/A-Wandlern bedeutet das, daß Ketten-Netzwerke mit potentialfreien Kapazitäten für höhere Auflösungen ungeeignet sind.. Wandler, die nach dem Prinzip der Ladungsverteilung arbeiten, sind zwar realisierbar, hier setzt aber der mit der Auflösung potentiell steigende Flächenbedarf eine Grenze bei Auflösungen ura 8 bis 10 bit.

Ziel der Erfindung

Das Ziel der Erfindung ist eine A/D-Wandler-Schaltungsanordnung auf der Basis des Sukzessiv-Approximations-Prinzips, die durch die Verknüpfung eines fehlerkorrigierenden Verfahrens mit einem integrierbaren Kondensator-Netzwerk die monolitische Herstellung hochauflösender und schneller A/D-Wandler erlaubt.

Darlegung des 'Vesens der Erfindung

Die Aufgabe der Erfindung besteht darin, einen schnellen, hochauflösenden und fehlerkorrigierenden A/D-Wandler zu schaffen, bei dem alle Baugruppen einschließlich des verwendeten Kapazitätsnetzwerkes in MOS-Standard-Technologie monolithisch integrierbar sind.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Schaltungsanordnung aus einem Kapazitätsnetzwerk, einem Steuerwerk,

einem Komparator, einem Speicher, .einem Addierer mit Ergebnisspeicher und einem Ausgabespeicher aufgebaut ist. Das Kapazitätsnetzwerk besteht aus einer Reihenschaltung von Kapazitäten Cl von deren Verbindungspunkten Kapazitäten C2 zu einem Steuerwerk geschaltet sind. Den Abschluß des Kapazitätsnetzwerkes bildet beiderseits eine Kapazität C2. Entsprechend einem Wandlungsalgorithmus verbindet das Steuerwerk die Kapazitäten C2 mit der Bezugsspannung oder mit einer Referenzspannung oder mit der zu messenden Spannung.

Es ist möglich, auf einer Seite des Kapazitätsnetzwerkes eine weitere Kapazität C3 anzuschalten, deren Größe so zu bemessen ist, daß der Spannungsteilungsfaktor von Knotenpunkt zu Knotenpunkt des Kapazitätsnetzwerkes erhalten bleibt. Die Kapazitäten Cl und C2 werden dagegen so bemessen, daß der Spannungsteilungsfaktor kleiner als zwei ist. Den Abschluß des Kapazitätsnetzwerkes bildet auf einer Seite ein Konparator, der die augenblickliche Spannung an diesem Abschlußpunkt mit der Spannung vom Anfang des Wandiungszyklus vergleicht.

Das Steuerwerk adressiert weiterhin einen Speicher, in dem die, den einzelnen 3its entsprechenden, vorher ermittelten Eichwerte des Wandlers stehen. Die Adressierung des Speichers ist vom 'Vandlungsalgorithtnus abhängig. Die Datenausgänge des Speichers sind mit einem Addierer mit Ergebnisspeicher verbunden, der die anstehenden Werte, vom Steuerwerk und vom Komparator kontrolliert, aufsummiert.

Am Ausgang des Ergebnisspeichers ist ein Ausgabespeicher angeschaltet, der den digitalisierten Wert der Eingangsspannung am Ende des Wandlungszyklus am Ausgang der Schaltung zur Verfügung stellt.

Ausführungsbeispiel

Die Erfindung soll nachstehend' an einem Ausführungsbeispiel näher erläutert werden. In der zugehörigen Zeichnung zeigt:

Fig. 1 die erfindungsgemäße Schaltungsanordnung des A/D-Wandlers

Eine Schaltung mit den folgenden Parametern Auflösung (intern): 16 bit, Teilungsfaktor von Stufe zu Stufe 1,8 in CMOS-Techno-

logie wird analysiert.

Dabei ergeben sich eine externe Auflösung von 12...13 bit und eine Wandlungsgeschwindigkeit von kleiner 20 ps. Das Steuerwerk ST realisiert den von Boyacigiller beschriebenen fehlerkorrigierenden Wandlungsalgori thnius, wobei jeweils im k-ten Wandlungsschritt das k-te und (k + 4)-te Bit gesetzt werden. Lautet die Komparatorentscheidung "halten", so wird nur das (k + 4)-te, sonst werden beide Bits zurückgesetzt. Einerseits, auf Grund des Mitsetzens des (k + 4)-ten Bits und andererseits wegen der, durch die 1,8-Teilung entstehenden, redundanten Kodes ist ein vom Komparator K bei der Entscheidungsfindung begangener Fehler bis zur Größenordnung von -10% bis +15% des augenblicklichen Bit-Wertes korrigierbar. Der Speicher SP, in dem die in einem Eichprozeß nach der Verkappung des Schaltkreises gemessenen wahren Werte der internen Bits abgespeichert werden, kann als on-chip oder als externer PROM oder EPROM ausgebildet sein. Durch dieses Abspeichern der wahren Werte der internen Bits wird vom Teilungsfaktor im DAC nur eine absolute und relative Genauigkeit von 2...3 % ( = 5...5 bit) gefordert. Bei diesen geringen Genauigkeitsanforderungen kann die technologische Schwankungsbreite des Verhältnisses der parasitären Ground-Kapazitat zur Kondensator-Kapazität zugelassen werden und die Anwendung des bezüglich Langzei ts-tabi Ii tat, Spannungs- und Temperaturkoeffizienten gut geeigneten Kapazitäts-Netzwerkes mit potential freien Kapazitäten wird überhaupt erst möglich.

Claims

5 Erfindunqsanspruch

1. Integrierter A/D-Wandler mit Kapazitätsnetzwerk zur binären Kodierung einer analogen Eingangsspannung nach dem Prinzip der Sukzessiv-Approxirnation, dadurch gekennzeichnet, daß die Schaltungsanordnung aus einem Kapazitätsnetzwerk (CN), einem Steuerwerk (ST), einem Komparator (K), einem Speicher (SP), einem Addierer (A) mit Ergebnisspeicher (ES) und einem Ausgabespeicher (AS) aufgebaut ist, das Kapazitätsnetzwerk aus einer Reihenschaltung von Kapazitäten (Cl) besteht, von deren Verbindungspunkten Kapazitäten (C2) zu einem Steuerwerk (ST) geschaltet sind und daß diese Kapazitäten (Cl) und (C2) so bemessen sind, daß der Spannungsteilungsfaktor kleiner als zwei ist, den Abschluß des Kapazitätsnetzwerkes beiderseits eine Kapazität (C2) bildet, das Steuerwerk entsprechend einem Wandlungsalgorithmus die Kapazitäten (C2) mit der Bezuassoannuna (Ij_n) oder mit einer Referenzspannung (U_R) oder mit der zu messenden Spannung verbindet und daß der Korripar'a'tor ('<) den Abschluß des Kapazi tätsnetz'.verkes bildet.
2. Integrierter A/D-Wandler nach Punkt I₁ dadurch gekennzeichnet, daß auf einer Seite des Kapazitä tsnetz-v/erkes (CN) zusätzlich eine Kapazität (C3) gegen die Sezugsspannung (u_q) geschaltet ist, deren Größe so benessen ist, daß der Spannungsteilungsfaktor von Knotenpunkt zu Knotenpunkt des Kapaz i tätsnetz'.verkes erhalten bleibt.

Hierzu eine Zeichnung