DD148268A1 - CIRCUIT ARRANGEMENT FOR BLOCK-TESTING OF MAIN STORAGE - Google Patents
CIRCUIT ARRANGEMENT FOR BLOCK-TESTING OF MAIN STORAGE Download PDFInfo
- Publication number
- DD148268A1 DD148268A1 DD21804279A DD21804279A DD148268A1 DD 148268 A1 DD148268 A1 DD 148268A1 DD 21804279 A DD21804279 A DD 21804279A DD 21804279 A DD21804279 A DD 21804279A DD 148268 A1 DD148268 A1 DD 148268A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- block
- blocks
- memory
- line
- circuit arrangement
- Prior art date
Links
Abstract
Anwendung: Aus Bloecken bestehende Hauptspeicher (Halbleiterspeicher) in Datenverarbeitungsanlagen, wobei die Bloecke mit Festbereichen belegt sind. Ziel: Pruefbarkeit in vollem Umfang ohne Pruefgeraete. Aufgabe: Schaffung einer Schaltungsanordnung, die die programmtechnische Pruefung ohne Zerstoerung der Festbereiche ermoeglicht. Loesung: Einteilung des Speichers in zwei Gruppen von Bloecken, wobei dem "Gruppen"-Adreszbit des Adressenregisters eine Invertierschaltung nachgeschaltet ist, die vom Diagnosesystem gesteuert wird.Application: Main memory (semiconductor memory) consisting of blocks in data processing systems, whereby the blocks are occupied by fixed areas. Purpose: Full testability without test equipment. Task: Creation of a circuit arrangement that enables the program-technical test without destroying the fixed areas. Solution: Division of the memory into two groups of blocks, wherein the "group" address bit of the address register is followed by an inverter circuit, which is controlled by the diagnostic system.
Description
21804 221804 2
Titel der ErfindungTitle of the invention
Schaltungsanordnung zur blockweisen Prüfung von HauptspeichernCircuit arrangement for blockwise testing of main memories
Anwendungsgebiet der ErfindungField of application of the invention
Die Erfindung betrifft Datenverarbeitungsanlagen mit Hauptoder Operativspeichern, die physisch aus mehreren Blöcken oder Modulen bestehen und bei denen bestimmte feste Adreßbereiche systembedingt mit Daten bzw. Steuerworten belegt sind»(in der Folge Pestbereiche genannt) und damit für eine programmtechnische Prüfung nicht zur Verfügung stehen.The invention relates to data processing systems with main or operational memories, which physically consist of several blocks or modules and in which certain fixed address areas are systematically occupied by data or control words »(hereinafter referred to as plague areas) and thus are not available for a program-technical examination.
Charakteristik der bekannten technischen Lösungen Zur Prüfung von Speichern v/erden zwei sich grundsätzlich unterscheidende Typen von Algorithmen benutzt. Der erste Typ führt Punktionsprüfungen durch, d. h., es werden Belastungen nachgebildet, wie sie bei der Zusammenarbeit mit der Zentraleinheit auftreten. Diese Prüfungen lassen sich relativ leicht durch einfache Prüfgeräte oder verhältnismäßig einfache Testmikroprogramme nachbilden.Characteristics of the Known Technical Solutions Two basically different types of algorithms are used to test memories. The first type performs puncture checks, d. h., loads are simulated, as they occur in cooperation with the central unit. These tests can be simulated relatively easily by simple test equipment or relatively simple test microprograms.
Besonders bei Halbleiterspeichern sind Prüfungen notwendig, die die innere Struktur des Speicherelementes berücksichtigen, da es sich hierbei um Speicherschaltkreise mit sehr hohem Integrationsgrad handelt. Diese Prüfungen erfolgen blockweise und sind daher nur sinnvoll, wenn der gesamte Block für die Prüfung zur Verfügung steht. Die Algorithmen dieser Prüfungen sind kompliziert. Daher sind umfangreiche Prüfgeräte erforderlich. Eine reine mikroprogrammtechnische Prüfung scheidet wegen des hohen Organisatiοηsaufv/andes im Mikroprogramm und auch wegen des hohen Mikroprogrammspeicherbedarfes in der gegenwärtigen Phase der technischen Entwicklung aus. Bei einer programmtechnisehen oder einer gemischt programm- und mikroprogrammtechnischen Lösung sind die mit Pestbereichen belegten .i fihp.-rhT nrVk-fi nir/ht nriifh^T. ^a rH p> яѳ "Вйгрп fihfi durch Prüf—Particularly with semiconductor memories, tests are necessary which take into account the internal structure of the memory element, since these are memory circuits with a very high degree of integration. These checks are block by block and therefore only useful if the entire block is available for the test. The algorithms of these tests are complicated. Therefore, extensive testing equipment is required. A pure microprogramming test is ruled out because of the high level of organizational effort in the microprogram and also because of the high microprogram storage requirements in the current phase of technical development. In the case of a program-technical or a mixed program and micro-program technical solution, those with plague zones are occupied . i fihp.-rhT nrVk-fi nir / htnriifh ^ T. ^ a rH p> яѳ "Вйгрп fihfi through testing
programme nicht verändert v/erden dürfen.programs may not be changed.
Ziel der ErfindungObject of the invention
Das Ziel der Erfindung ist, die Prüfbarkeit aller Blöcke des Speichers in vollem Umfang zu ermöglichen, ohne dafür Prüfgeräte zu benötigen, und den sonst für die strukturorientierte Prüfung erheblichen Mikroprogramnaufwand für Organisation im Test zu sparen.The aim of the invention is to fully enable the testability of all blocks of the memory without the need for test equipment, and to save the otherwise expensive microprogram overhead for organization in the test for the structure-oriented test.
Das Wesen der ErfindungThe essence of the invention
Der Erfindung liegt die Aufgäbe zugrunde, eine Schaltungsanordnung zu schaffen, die die programmtechnische Prüfbarkeit des Speichers in vollem Umfang ermöglicht.The invention is based on the object to provide a circuit arrangement that allows the programmable testability of the memory in full.
Erfindungsgemäß wird die Aufgabe so gelöst, daß alle Blöcke des Speichers in zwei Blockgruppen eingeteilt sind, daß die beiden Blockgruppen einer S'telle des Adreßregisters zugeordnet sind und daß dieser Stelle eine Invertierschaltung nachgeschaltet ist, die mit einem Steuertrigger verbunden ist, der an das Diagnose system angeschlossen ist.According to the invention, the object is achieved in that all blocks of the memory are divided into two groups of blocks, that the two block groups are assigned to a S'telle the address register and that this point an inverter circuit is connected downstream, which is connected to a control trigger connected to the diagnosis system is connected.
Ausführungsbeispielembodiment
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels erläutert. Die zugehörige Zeichnung stellt das Blockschaltbild eines Hauptspeichers mit der erfindungsgemäßen Einrichtung zur Vertauschung von Speicherbereichen dar. Der Hauptspeicher besteht aus vier Speicherblöcken 1; 2; 3; 4, einem Datenregister 5, einem Adreßregister mit den Teilen 6; 7j 8, einem Steuertrigger 9 und der Invertierschaltung zur Umkehrung der Wertigkeit des Adreßbits im Adreßregisterteil 7. Über das Datenregister 5 und die Adreßregisterteile 6; 7; wird die Verbindung zur Zentraleinheit des Rechners hergestellt. Der Steuertrigger 9 wird von der Diagnoseeinrichtung des Rechners gestellt. " -The invention will be explained below with reference to an embodiment. The accompanying drawing shows the block diagram of a main memory with the inventive device for permutation of memory areas. The main memory consists of four memory blocks 1; 2; 3; 4, a data register 5, an address register with the parts 6; 7j 8, a control trigger 9 and the inversion circuit for reversing the significance of the address bit in the address register part 7. Via the data register 5 and the address register parts 6; 7; the connection to the central unit of the computer is made. The control trigger 9 is set by the diagnostic device of the computer. "-
Im Beispiel sind vier Blöcke angegeben. Es sind jedoch auch andere Blockzahlen möglich, jedoch müssen mindestens zwei Blöcke vorhanden sein. Ein Block ist gemäß dieser Erfindung ein Bereich des Speichers, dessen Prüfung geschlossen erfolgenThe example shows four blocks. However, other block numbers are possible, but at least two blocks must be present. A block according to this invention is an area of the memory whose check is done closed
-з- 218042 -z- 218042
muß, d. h., die vorgegebenen Prüfalgorithinen fordern, daß jeweils der gesamte Block für die Prüfung zur Verfügung steht. Die Größe des Blocks wird durch die Größe der verwendeten Speicherschaltkreise bestimmt. Da in der Eegel bei einem Speicheraufruf mehr als ein Bit aktiviert wird, d. h., die Aufrufbreite z. B. ein Doppelwort betragen kann, gehören alle Speicherschaltkreise, die bei einem Speicheraufruf aktiviert und ausgelesen bzw. beschrieben werden, zu einem Block. Dem Block wird die Adreßinformation zugeführt, die er für die Auswahl der gewünschten Information aus seinen Speicherschaltkreisen benötigt. Außerdem wird ihm auch die übrige Adreßinformation zugeführt, aus der er bei einem Start über Leitung 18 entschlüsselt, ob dieser Start für ihn oder einen anderen Block gilt.must, d. h., the given test algorithms require that the entire block is available for the test. The size of the block is determined by the size of the memory circuits used. Since more than one bit is asserted in the memory during a memory call, i. h., the call width z. B. may be a double word, all memory circuits that are activated in a memory call and read or written belong to a block. The block is supplied with the address information it needs to select the desired information from its memory circuits. In addition, the remaining address information is also supplied to him, from which he decodes at a start via line 18, whether this start applies to him or another block.
Besteht der Speicher aus mehr als zwei Blöcken, werden diese in zwei gleichgroße Blockgruppen (Blockgruppe 1: Block 1 und 2; Blockgruppe 2: Block 3 und 4) eingeteilt. Die Auswahl der Blockgruppe bzw. des Blockes bei nur zwei Blöcken erfolgt in Abhängigkeit von der Y.rertigkeit eines Bits der Adreßinformation auf der Leitung 14.If the memory consists of more than two blocks, these are divided into two block groups of the same size (block group 1: block 1 and 2, block group 2: block 3 and 4). The selection of the block group and the block with only two blocks is a function of the Y. r ertigkeit one bit of the address information on line fourteenth
Die einzelnen Bits der dem Speicher von dem Rechner angebotenen Adresse haben eine unterschiedliche Bedeutung. Die niedrigwertigsten Bits aus dem Adreßregisterteil 6 v/erden den Speicherschaltkreisen über die Leitungen 11; 12; 13 direkt zugeführt. Die Anzahl dieser Adressenleitungen hängt damit vom Speichervolumen des verwendeten Speicherschaltkreises ab. Ihre Anzahl entspricht genau der dem Speicherschaltkreis zugeführten Adreßinformation.The individual bits of the memory offered by the computer address have a different meaning. The least significant bits from the address register part 6 v / earth the memory circuits via lines 11; 12; 13 fed directly. The number of these address lines thus depends on the storage volume of the memory circuit used. Their number corresponds exactly to the address information supplied to the memory circuit.
Eine weitere Ein-Bit-Adreßinformation (im Adreßregisterteil 7 gespeichert) v/ird durch die Invertierschaltung 10 geführt und über die Leitung 14 an alle Blöcke angelegt. Ein Steuersignal auf der Leitung 16 steuert in Abhängigkeit von der Stellung des Steuertriggers 9, ob die Invertierschaltung die Adreßinformation mit der ihr über die Leitung 15 angebotenen Wertigkeit oder invertiert weitergibt.Further one-bit address information (stored in the address register part 7) is passed through the inverter circuit 10 and applied to all the blocks via the line 14. A control signal on the line 16 controls, in dependence on the position of the control trigger 9, whether the inversion circuit passes on the address information with the valence offered via the line 15 or inverted.
Hat das Signal auf der Leitung 14 das Potential 1L*, so wird die Blockgruppe, bestehend aus den Blöcken 1 und 2 ausgewählt. Ein Potential 1H1 auf der Leitung 14 wählt die Blockgruppe mit den Blöcken 3 und 4 aus.If the signal on line 14 has the potential 1 L *, the block group consisting of blocks 1 and 2 is selected. A potential 1 H 1 on the line 14 selects the block group with the blocks 3 and 4.
Es ergibt sich also folgender Zusammenhang (Potential Leitung 16 = 1L' - keine Invertierung; 1H1 - Invertierung):This results in the following relationship (potential line 16 = 1 L '- no inversion, 1 H 1 - inversion):
Daran wird erkennbar, daß ein Wechsel des Potentials auf der Leitung 16 zu einer Vertauschung der Adressen der Blockgruppen dient.It can be seen that a change of the potential on the line 16 is used to interchange the addresses of the block groups.
Eine beliebig große Anzahl weiterer Adreßsignale, die im Adreßregisterteil 8 gespeichert und über die Leitung(en) 17 zu den Blöcken geführt werden, dienen zur Auswahl des Blockes aus der Blockgruppe.An arbitrarily large number of further address signals, which are stored in the address register part 8 and fed via the line (s) 17 to the blocks, are used to select the block from the block group.
Die Prüfung wird folgendermaßen durchgeführt:The check is carried out as follows:
Die Information auf der Leitung 16 sei 1L1, der Steuertrigger 9 ist ausgeschaltet. Jetzt wird ein Prüfprogramm in die Blöcke 1 und 2 geladen. Das bedeutet, daß während der Ladung des Programms die Adreßinformation auf der Leitung 15 und damit auch auf der Leitung 14 immer 1L1 bleiben muß. Auch die Pestwertbereiche befinden sich in den Blöcken 1 und 2.The information on the line 16 is 1 L 1 , the control trigger 9 is turned off. Now a test program is loaded into blocks 1 and 2. This means that during the loading of the program, the address information on the line 15 and thus also on the line 14 must always remain 1 L 1 . The Pestwertbereiche are also in blocks 1 and 2.
Jetzt kann das Prüfprogramm gestartet werden. Es prüft nacheinander die Blöcke 3 und 4.Now the test program can be started. It checks blocks 3 and 4 one after the other.
Ist die Prüfung erfolgreich abgeschlossen, wird der Inhalt der Blöcke 1 und 2 in die Blöcke 3 und 4 transportiert,und zwar so, daß sich seine Adressen nur in der Wertigkeit der Adressenleitung 14 unterscheiden.If the test is successfully completed, the contents of blocks 1 and 2 are transported to blocks 3 and 4 in such a way that their addresses differ only in the valency of the address line 14.
Jetzt wird die Abarbeitung des Programmes unterbrochen und der Steuertrigger 9 und damit die Invertierschaltung 10 für die Adressenleitung 15 aktiviert. Ба jetzt die Blöcke 3 und 4 ange-Now the execution of the program is interrupted and the control trigger 9 and thus the inversion circuit 10 for the address line 15 is activated. Now you can see blocks 3 and 4
sprochen werden, wenn die Adressenleitung 15 den Pegel 1L1 führt, wird der als nächster aufgerufene Befehl aus den Blöcken 3 oder 4 gelesen. Das gilt auch für Zugriffe zu den Fes tr/ertbereionen. Demnach können jetzt mit den Prüfprogrammen, die in den Blöcken 3 und 4 stehen, die Blöcke 1 und 2 geprüft werden.when the address line 15 is at the level of 1 L 1 , the next-called instruction is read from the blocks 3 or 4. This also applies to access to the festival areas. Therefore, blocks 1 and 2 can now be tested using the test programs in blocks 3 and 4.
Am Schluß kann noch ein Eüekladen des Programms und das Herstellen des Ausgangszusiandes (Steuertrigger 9 = 1L1) erfolgen. Die Forderung, daß sich alle Festbereiche in einer Blockgruppe befinden, kann entfallen, wenn die Zuordnung der Blöcke zu den Blockgruppen so erfolgt, daß bei der Transformation des mit Festbereichen belegten Blockes in die andere Blockgruppe nicht wieder auf einem mit Festbereichen belegten Block getroffen wird. Natürlich steigt bei einer solchen Lösung der Programmieraufwand.At the end can still eüekladen the program and establishing the Ausgangszusiandes (control trigger 9 = 1 L 1 ) take place. The requirement that all fixed ranges are in a block group can be omitted if the assignment of the blocks to the block groups is such that during the transformation of the block occupied by fixed areas into the other block group, it is not hit again on a block occupied by fixed areas. Of course, increases in such a solution, the programming effort.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD21804279A DD148268A1 (en) | 1979-12-21 | 1979-12-21 | CIRCUIT ARRANGEMENT FOR BLOCK-TESTING OF MAIN STORAGE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD21804279A DD148268A1 (en) | 1979-12-21 | 1979-12-21 | CIRCUIT ARRANGEMENT FOR BLOCK-TESTING OF MAIN STORAGE |
Publications (1)
Publication Number | Publication Date |
---|---|
DD148268A1 true DD148268A1 (en) | 1981-05-13 |
Family
ID=5521927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD21804279A DD148268A1 (en) | 1979-12-21 | 1979-12-21 | CIRCUIT ARRANGEMENT FOR BLOCK-TESTING OF MAIN STORAGE |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD148268A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0281740A2 (en) * | 1987-02-13 | 1988-09-14 | International Business Machines Corporation | Memories and the testing thereof |
-
1979
- 1979-12-21 DD DD21804279A patent/DD148268A1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0281740A2 (en) * | 1987-02-13 | 1988-09-14 | International Business Machines Corporation | Memories and the testing thereof |
EP0281740A3 (en) * | 1987-02-13 | 1990-05-09 | International Business Machines Corporation | Memories and the testing thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2364408A1 (en) | SYSTEM FOR CREATING CIRCUIT ARRANGEMENTS FROM HIGHLY INTEGRATED CHIPS | |
EP0500973B1 (en) | EEPROM and method for altering a bootstrap routine in the EEPROM | |
DE2803989A1 (en) | OPTIONAL ACCESS STORAGE DEVICE FOR DIGITAL DATA | |
DE1774870A1 (en) | Method and arrangement for addressing information in a data processing system | |
DE2758829A1 (en) | MULTIPROCESSOR DATA PROCESSING SYSTEM | |
DE2926322A1 (en) | STORAGE SUBSYSTEM | |
DE2433436A1 (en) | PROCEDURE AND ARRANGEMENT FOR MULTIPLE BRANCHING THE PROGRAM IN A DIGITAL COMPUTER | |
DE2846054C2 (en) | Circuit arrangement for expanding the addressing volume of a central unit, in particular a microprocessor | |
DE1549548A1 (en) | Device for activating a specific command from a large number of commands which are stored in an instruction memory of a computer | |
DE1574502A1 (en) | ASSOCIATIVE MEMORY | |
DE2723706A1 (en) | DEVICE FOR ADDRESS COMPARISON | |
DE3410497A1 (en) | COMPUTER ARRANGEMENT | |
DD148268A1 (en) | CIRCUIT ARRANGEMENT FOR BLOCK-TESTING OF MAIN STORAGE | |
EP1204917B1 (en) | Stack of operands and method for stacking of operands | |
DE3149926A1 (en) | Programmable comparison circuit | |
DE10105627A1 (en) | Multi-pin memory device operating method e.g. for data processing system, uses a multiplexer for each two or more associated read terminals of the memory arrangements | |
DE2349590A1 (en) | DATA PROCESSING DEVICE | |
DE2233164A1 (en) | CIRCUIT ARRANGEMENT FOR HIDING ANY SELECTABLE AREA OF A BIT SEQUENCE WHEN TRANSFERRED BETWEEN TWO REGISTERS | |
DE4114545C2 (en) | Circuit arrangement for a microcomputer | |
DE3236524A1 (en) | BYTE-WAY ADDRESSABLE STORAGE ARRANGEMENT FOR COMMANDS AND DATA WITH VARIABLE LENGTH | |
DE3016952C2 (en) | Circuit arrangement for expanding the address range of a computer-controlled switching system | |
DE3133407C2 (en) | Program-controlled computer | |
DE2016443C3 (en) | ||
DE2747800A1 (en) | CIRCUIT ARRANGEMENT FOR EXCHANGING BITS IN A DATA WORD | |
DE1474015A1 (en) | Address memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |