CZ291898A3 - Způsob dekompozice a sestavování obecných mikropočítačových systémů - Google Patents
Způsob dekompozice a sestavování obecných mikropočítačových systémů Download PDFInfo
- Publication number
- CZ291898A3 CZ291898A3 CZ19982918A CZ291898A CZ291898A3 CZ 291898 A3 CZ291898 A3 CZ 291898A3 CZ 19982918 A CZ19982918 A CZ 19982918A CZ 291898 A CZ291898 A CZ 291898A CZ 291898 A3 CZ291898 A3 CZ 291898A3
- Authority
- CZ
- Czechia
- Prior art keywords
- hardware
- software
- software entities
- microcomputer
- encapsulated
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000000354 decomposition reaction Methods 0.000 title abstract description 5
- 238000013461 design Methods 0.000 claims abstract description 6
- 230000003993 interaction Effects 0.000 claims abstract description 5
- 230000011664 signaling Effects 0.000 claims abstract description 3
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 238000003491 array Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 abstract description 3
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 17
- 244000046052 Phaseolus vulgaris Species 0.000 description 17
- 238000004891 communication Methods 0.000 description 13
- 239000000872 buffer Substances 0.000 description 7
- 235000021251 pulses Nutrition 0.000 description 6
- 230000006399 behavior Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 1
- 210000002966 serum Anatomy 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7828—Architectures of general purpose stored program computers comprising a single central processing unit without memory
- G06F15/7832—Architectures of general purpose stored program computers comprising a single central processing unit without memory on one IC chip (single chip microprocessors)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stored Programmes (AREA)
- Multi Processors (AREA)
Description
Způsob dekompozice a sestavování obecných mikropočítačových systémů
Oblast techniky
Vynález se týká způsobu dekompozice obecných mikropočítačových systémů a jejich následného sestavování do funkčních jednotek.
Dosavadní stav techniky
Integrované obvody a mikropočítače jsou stavěny tak, že k jádru mikroprocesoru jsou v dalších vrstvách čipu nanášeny jednotlivé hardwarové entity jako jsou různé periferie a různé jednodušší obvody. Tyto obvody jsou propojeny navzájem, na společnou sběrnici s jádrem mikroprocesoru. Výstupy jednotlivých zapojení jsou připojeny k výstupním svorkám mikropočítače. K jednotlivým mikropočítačům jsou přiloženy katalogové listy a manuály s údaji umožňujícími konstruktérovi z jednotlivých mikropočítačů a jejich vnějších periferií vytvářet mikropočítačové systémy.
Nevýhodou dosavadního stavu techniky je, že návrh využití složitějších mikroprocesorů do mikropočítačového systému hardwarovými a softwarovými prostředky je zdlouhavou prací hardwarového i softwarového vývojáře, která se tak stává brzdou při vývoji nových elektronických výrobků.
Podstata vynálezu
Uvedené nevýhody dosavadního stavu techniky do značné míry eliminuje způsob dekompozice a sestavování obecných mikropočítačových systémů, kde dekompozice spočívá v tom, že se systém rozdělí na zapouzdřené elementární hardwarové a softwarové entity, definované jako embedded • · · · φφφ φ
• φ
- 2 beans, načež pro každou zapouzdřenou elementární entitu se z údajů výrobce nebo měřením definují jednak její vlastnosti, použitelné pro nastavení chování zapouzdřené elementární entity, jednak postupy a funkce pro interakci programu se zapouzdřenou elementární entitou, a jednak způsob, kterým se signalizuje změna vnitřního stavu zapouzdřené elementární entity. Tyto zapouzdřené elementární hardwarové a softwarové entity jsou vybrány ze skupiny tvořené jádrem procesoru, periferiemi na čipu procesoru, periferiemi vytvořenými vně čipu procesoru jako jsou inteligentní řadiče ve specielních obvodech nebo programovatelná logická pole, virtuálními periferiemi simulujícími funkce hardwaru pomocí softwaru, a čistě programovými prostředky. Dalším předmětem vynálezu je způsob sestavování mikropočítačových systémů, při němž se pro zkonstruování výsledného mikropočítačového systému s požadovanými vlastnostmi a funkcemi navrhne propojení zapouzdřených elementárních hardwarových a softwarových entit, načež se zvolí alespoň jeden mikropočítač a u něj se vyhledají potřebné zapouzdřené elementární hardwarové a softwarové entity definované mezi jeho jednotlivými vstupy a výstupy, a tyto zapouzdřené elementární hardwarové a softwarové entity se propojí podle původního návrhu propojení zapouzdřených elementárních hardwarových a softwarových entit. Tyto zapouzdřené elementární hardwarové a softwarové entity jsou vybrány ze skupiny tvořené jádrem procesoru, periferiemi na čipu procesoru, periferiemi vytvořenými vně čipu procesoru jako jsou inteligentní řadiče ve specielních obvodech nebo programovatelná logická pole, virtuálními periferiemi simulujícími funkce hardwaru pomocí softwaru, a čistě programovými prostředky.
- 3 ···· ·· ·· ·· · · • · · · · · ♦ · · ··· · · · · · · ·· • · · · · · · · · · · · · • · · · D883.Eft)C* · ··· ·· ·· ·· ··
Přehled obrázků na výkresech
Vynález bude dále podrobněji popsán podle přiložených výkresů, kde na obr. 1 je znázorněna příkladná maska pro nastavení vlastností zapouzdřené elementární hardwarové a softwarové entity pomocí dialogu s počítačem, na obr. 2 je znázorněna příkladná maska pro nastavení postupů a funkcí zapouzdřené elementární hardwarové a softwarové entity pomocí dialogu s počítačem, na obr. 3. je znázorněna příkladná maska pro nastavení základních způsobů, kterými se signalizuje změna vnitřního stavu asynchronního sériového masteru pomocí dialogu s počítačem a na obr. 4 je znázorněn příkladný mikropočítačový systém, sestavený podle vynálezu.
Příklady provedení vynálezu
Při provádění způsobu podle vynálezu se mikropočítač nejdříve rozdělí na zapouzdřené elementární hardwarové a softwarové entity, definované mezi jednotlivými vstupy a výstupy, případně skupinami vstupů a výstupů, mikropočítačového systému. Tyto zapouzdřené elementární hardwarové a softwarové entity, v oboru nazývané embedded beans, jsou vybrány ze skupiny tvořené jádrem procesoru, periferiemi na čipu procesoru, periferiemi vytvořenými vně čipu procesoru jako jsou inteligentní řadiče ve specielních obvodech nebo programovatelná logická pole, virtuálními periferiemi simulujícími funkce hardwaru pomocí softwaru, a čistě programovými prostředky. Takto například lze definovat pro řady mikroprocesorů typu Toshiba TLCS900, Motorola HCI2 a ATMEL AV90 tyto základní zapouzdřené elementární hardwarové a softwarové entity, tedy embedded beans: obecný jednobitový vstup/výstup, obecný vícebitový vstup/výstup, obecný jednobytový vstup/výstup (1 až 8 bitů), obecný jednoslovní šest4 · • · · • 9 99 9 ·· 4 ·
D883.Jt)(4 * • · 9 9 náctibitový vstup/výstup, obecný tříbytový vstup/výstup, obecný čtyřbytový vstup/výstup, obecný dvaatřicetibitový vstup/výstup, vnější osmibitový vstup/výstup, vnější šestnáctibitový vstup/výstup, vnější dvaatřicetibitový vstup/výstup, vnější přerušení, volnoběžný osmibitový čítač, volnoběžný šestnáctibitový čítač, volnoběžný dvaatřicetibitový čítač, osmibitobý čítač událostí, šestnáctibitový čítač událostí, dvaatřicetibitový čítač událostí, obvod času a data, periodické přerušení, výstup bistabilnílio klopného obvodu 1:1, programovatelný generátor impulsů, modulátor šířky impulsu, měřič kmitočtu, měřič periody, měřič šířky impulsu, generátor jednoho impulsu z externího spouštěcího impulsu, generátor jednoho impulsu z externího spouštěcího impulsu se zpožděním, měřič dvou signálů, asynchronní sériová komunikace, asynchronní sériová komunikace - master, asynchronní sériová komunikace - slavě, master pro synchronní sériovou komunikaci, slavě pro synchronní sériovou komunikaci, analogově číslicový převodník, dohlížecí jednotka (watch dog), externí konvertor binárního souboru, konvertor textových řetězců, osmiznakový zobrazovač s osmi segmenty na znak, LCD display a klávesnice. Tyto jednotlivé entity či embedded beans jsou definovány vždy mezi jedním nebo několika vstupy mikroprocesoru a jedním nebo několika výstupy téhož mikroprocesoru. Pro každou takovou zapouzdřenou elementární entitu se pak z údajů výrobce nebo měřením definují tři kategorie údajů, a to její vlastnosti, použitelné pro nastavení chování zapouzdřené elementární entity, postupy a funkce pro interakci programu se zapouzdřenou elementární entitou, a způsob, kterým se signalizuje změna vnitřního stavu zapouzdřené elementární entity.
Jako příkladného provedení uvedeného postupu lze uvést embedded beán asynchronní sériový master. Tento embedded beán podporuje ve spolu• ·
4 4·· • · 4
4 44 • · • 4
- 5 • · · 4
4 4 ·
4 4444
4 4
44
4 4 4
D883.AX4 práci s asynchronním sériovým slavě asynchronní sériovou komunikaci mezi masterem a slavem. To umožňuje zapojení až 257 řídicích mikrojednotek, z toho jeden master a 256 slavě. Každý slavě má svou jedinečnou identifikaci, a to číslo od 1 do 255. Komunikační formát má 8 informačních bitů a jeden probouzecí či vysílací bit.
Na počátku jsou slavě z hlediska komunikace v režimu spánku a čekají na jednotkovou úroveň probouzecího bitu. Master odesílá osmibitovou adresu slavě který chce komunikovat s jednotkovou úrovní jako probouzecím bitem. Všechny slavě se probudí a přijmou informaci. Slavě se stejnou identifikací, to jest zvolený slavě, začne komunikovat s masterem, ostatní přejdou opět z hlediska komunikace do režimu spánku. V průběhu komunikace se zvoleným slavě odešle master 8 bitů dat a logickou nulu jako probouzecí bit. Žádné jiné slavě proto nejsou přerušeny.
Základní vlastnosti použitelné pro nastavení chování asynchronního sériového masteru lze charakterizovat takto:
Channel - kanál používaný pro sériovou komunikaci Stop bit - počet závěrných bitů
Break enabled - otevření/uzavření přerušení komunikace - specielní stav kanálu používaný pro obnovení původního stavu komunikace. Initialization - počáteční nastavení, to jest nastavení po zapnutí nebo po resetování:
Aktivován v inicializačním kódu - kanál bude aktivován Události aktivovány při inicializaci - události budou aktivovány
Priority - priorita embedded beán
Baud rate - modulační rychlost po zapnutí nebo resetování, která nemůže být měněna
Input buffer size - velikost vstupní vyrovnávací paměti v bytech • 4
4444 • 44
4 4
- 6 4 4 4
4
444 4
D883.D9C9 ·
Operates in speed modes - rychlostní režimy v nichž embedded beán pracuje.
Nastavení těchto vlastností je možné pomocí dialogu s počítačem, přičemž příkladná maska pro tento dialog je znázorněna na obr. 1.
Postupy a funkce pro interakci programu s asynchronním senovým masterem lze rozdělit do pěti základních kategorií.
První kategorií jsou funkce enable/disable, používané pro aktivaci/blokování kanálů/událostí:
Enable - aktivuje kanál, to jest aktivuje vysílání/příjem
Disable - uzavírá kanál, to jest blokuje vysílání/příjem
EnableEvents - aktivuje události
DisableEvents - blokuje události
Druhou kategorií jsou Send/receive methods, používané pro odeslání a příjem dat:
SendChar - odesílá jeden znak ke kanálu
RecvChar - jsou-li data přijata, vrátí jeden znak, jinak vrátí kód chyby a nečeká na data
SendBlock - odesílá blok znaků ke kanálu
RecvBlock - jsou-li data přijata, vrátí blok a jeho délku, a případnou chybu, jinak vrátí kód chyby a nečeká na data.
Třetí kategorií jsou State methods, které se používají pro získání stavu vyrovnávacích pamětí a chyb kanálu:
CharsInRxBuf - vrací počet znaků ve vstupní vyrovnávací paměti CharsInTxBuf - vrací počet znaků ve výstupní vyrovnávací paměti GetError - vrací soustavu chyb na kanálu, a to chyb, které nemohou být vráceny v daném způsobu. Tyto chyby se akumuluji do soustavy. Po vyvolání GetError je tato soustava vrácena a vymazána.
- 7 0000
000 *
• 0 00
0 0 0
0 0 ·
0 000
0 0
00
0 0 0 0 0 0 0
0 00
0 0 0
D883.DOC 0 0
0 0·
Čtvrtou kategorií jsou Master-slave methods, používané pro řízení komunikace master/slave:
SelectSlave - volba slavě, to jest vyslání adresy slavě pro započetí komunikace s ním, přičemž probouzecí bit je v úrovni logické jedničky.
Pátou kategorií jsou Break methods, používané pro funkce přerušení: SetBreak - odesílá sled přerušení k výstupní lince
GetBreak - testuje vnitřní vstupní návěstí přerušení, vrátí je ať už k přerušení došlo nebo ne a vymaže je.
Nastavení těchto postupů a funkcí je možné pomocí dialogu s počítačem, přičemž příkladná maska pro tento dialog je znázorněna na obr. 2.
Základní způsoby, kterými se signalizuje změna vnitřního stavu asynchronního sériového masteru lze charakterizovat takto:
BeforeNewSpeed - tato událost je vyvolána při změně rychlostního režimu základní jednotky za použití metod základní jednotky - před změnou. AfterNewSpeed - tato událost je vyvolána při změně rychlostního režimu základní jednotky za použití metod základní jednotky - po změně. OnError - tato událost je vyvolána když se objeví chyba kanálu, nikoliv chyba vrácená danou metodou. Chyby mohou být snímány za použití GetError.
OnRxChar - tato událost je vyvolána poté co je přijat správný znak. OnTxChar - tato událost je vyvolána poté co je znak odeslán. OnFreeTxBuf - tato událost je vyvolána poté co je odeslán poslední znak ve výstupní vyrovnávací paměti.
OnFullRxBuf - tato událost je vyvolána když je vstupní vyrovnávací paměť naplněna.
• AAAA 99 »9 99 99
AAA AAAA AAA·
A AAA A * A A A A AA • AAAA AAA A AAAA ·
AAAA D883.DOC A A
AAA AAA AA ·· AAA*
OnBreak - tato událost je vyvolána když se objeví přerušení na vstupu, nemění stav vnitřního návěstí přerušení - to je stále nastaveno, viz metody
GetBreak.
Selected events - následující datová pole jsou platná pro zvolenou událost:
Proceduře name je jméno postupu, vepsané uživatelem, který zpracovává danou událost.
Priority je priorita uživatele, na příklad je možno ji zde nastavit jako nepřerušitelnou.
Nastavení těchto základních způsobů, kterými se signalizuje změna vnitřního stavu asynchronního sériového masteru je možné pomocí dialogu s počítačem, přičemž příkladná maska pro tento dialog je znázorněna na obr. 3.
Pro takto popsané a nastavené embedded beans může vývojář navrhnout jejich propojení do mikroprocesorového systému, který bude mít embedded beans požadované a předem propoěítatelné vlastnosti. Na obr. 4 je znázorněn takový mikropočítačový systém, navržený tak, aby periodicky vypočítával datum a čas, vyhodnocoval osm logických stavů a signalizoval změny stavu na jednom logickém výstupu. Tento mikropočítačový systém sestává z mikroprocesoru Toshiba TMP96C141AF a využívá následující: obvod času a data - TD, obvod přerušení časovačem - Tmrlnt, obecný bytový vstup/výstup - Beán 1 a bitový vstup/výstup 1 - BitlOl. Jednotlivé piny mikroprocesoru jsou na obrázku označeny návěstími, které označují, ke kterému embedded beán uvnitř mikroprocesoru patří. Kromě těchto návěstí jsou na některých pinech mikroprocesoru návěstí uzemnění, návěstí AdrDat označující adresovou, datovou nebo kombinovanou sběrnici, návěstí CTRL označující řídicí sběrnici, návěstí OTHER označující • 4
- 9 • 4444 ··
4· 4 · • 444 · • · 4 · · • * · * • 44 444 4» • 4 ·♦ ·· • 4 4·· • 4 * 44 • 44 4 4444 4
D883.D0C* *
44 44 výrobcem alokované piny nepoužitelné pro embedded beans a návěstí USER, které si uživatel v konfiguraci CPU vyhradil pro sebe. Lze využívat vlastností tohoto mikropočítačového systému, daných konfigurací použitých embedded beans, a jeho chování lze ovlivňovat jednak nastavováním embedded beans, jednak přidáním dalších embedded beans nebo přidáním uživatelského kódu.
Dekompozice mikroprocesoru na jednotlivé embedded beans umožní vývojáři, aby vyvíjený obvod sestavil propojením jednotlivých embedded beans bez ohledu na to, jaký mikroprocesor bude nakonec ve vyvinutém obvodu použit. Vývojář se tak může věnovat čistě tvůrčí práci a přenechat starost s konkrétním vytvořením mikropočítačového systému rutinnímu pracovníkovi nebo počítači, který pro popsané propojení jednotlivých embedded beans navrhne propojení jednotlivých vstupů a výstupů mikropočítače. Pokud mikropočítačový systém vyžaduje větší množství embedded beans než kolik jich má daný mikroprocesor, případně pokud vyžaduje jiné embedded beans než jaké jsou k dispozici na daném mikropočítači, přidá se do systému další mikropočítač, obsahující požadované embedded beans. Tento systém práce vývojáře umožňuje pro již vyvinutý mikropočítačový systém případně přejít na jinou součástkovou základnu tak, že rutinní pracovník nebo počítač pro již jednou vyvinuté propojení embedded beans navrhne pouze jiné propojení jednotlivých vstupů a výstupů nového typu mikropočítače.
Claims (4)
- PATENTOVÉ NÁROKY1. Způsob dekompozice obecných mikropočítačových systémů, vyznačující se tím, že se systém rozdělí na zapouzdřené elementární hardwarové a softwarové entity, definované mezi jednotlivými vstupy a výstupy, případně skupinami vstupů a výstupů, mikropočítačového systému, načež pro každou zapouzdřenou elementární entitu se z údajů výrobce nebo měřením definují-její vlastnosti, použitelné pro nastavení chování zapouzdřené elementární entity,- postupy a funkce pro interakci programu se zapouzdřenou elementární entitou, a- způsob, kterým se signalizuje změna vnitřního stavu zapouzdřené elementární entity.
- 2. Způsob podle nároku 1, vyznačující se tím, že zapouzdřené elementární hardwarové a softwarové entity jsou vybrány ze skupiny tvořené jádrem procesoru, periferiemi na čipu procesoru, periferiemi vytvořenými vně čipu procesoru jako jsou inteligentní řadiče ve specielních obvodech nebo programovatelná logická pole, virtuálními periferiemi simulujícími funkce hardwaru pomocí softwaru, a čistě programovými prostředky.
- 3. Způsob sestavování mikropočítačových systémů, vyznačující se tím, že se pro zkonstruování výsledného mikropočítačového systému s požadovanými vlastnostmi a funkcemi navrhne propojení zapouzdřených elemen..• · · ♦ • · ·· ··· · * ds^jSc· e β * • ·♦*· ·· · • ··· • · • · • · ·· ··· támích hardwarových a softwarových entit, načež se zvolí alespoň jeden mikropočítač a u něj se vyhledají potřebné zapouzdřené elementární hardwarové a softwarové entity definované mezi jeho jednotlivými vstupy a výstupy, a tyto zapouzdřené elementární hardwarové a softwarové entity se propojí podle původního návrhu propojení zapouzdřených elementárních hardwarových a softwarových entit
- 4. . Způsob podle nároku 3, vyznačující se tím, že zapouzdřené elementární hardwarové a softwarové entity jsou vybrány ze skupiny tvořené jádrem procesoru, periferiemi na čipu procesoru, periferiemi vytvořenými vně čipu procesoru jako jsou inteligentní řadiče ve specielních obvodech nebo programovatelná logická pole, virtuálními periferiemi simulujícími funkce hardwaru pomocí softwaru, a čistě programovými prostředky.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ19982918A CZ291898A3 (cs) | 1998-09-14 | 1998-09-14 | Způsob dekompozice a sestavování obecných mikropočítačových systémů |
| PCT/CZ1999/000032 WO2000015133A2 (en) | 1998-09-14 | 1999-09-14 | A method of a decomposition and an assembling of general microcomputer systems |
| AU56161/99A AU5616199A (en) | 1998-09-14 | 1999-09-14 | A method of a decomposition and an assembling of general microcomputer systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CZ19982918A CZ291898A3 (cs) | 1998-09-14 | 1998-09-14 | Způsob dekompozice a sestavování obecných mikropočítačových systémů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CZ291898A3 true CZ291898A3 (cs) | 2000-03-15 |
Family
ID=5465828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ19982918A CZ291898A3 (cs) | 1998-09-14 | 1998-09-14 | Způsob dekompozice a sestavování obecných mikropočítačových systémů |
Country Status (3)
| Country | Link |
|---|---|
| AU (1) | AU5616199A (cs) |
| CZ (1) | CZ291898A3 (cs) |
| WO (1) | WO2000015133A2 (cs) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544067A (en) * | 1990-04-06 | 1996-08-06 | Lsi Logic Corporation | Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation |
| US5357440A (en) * | 1991-02-26 | 1994-10-18 | Texas Instruments Incorporated | Method and apparatus for aiding system design |
| US5293479A (en) * | 1991-07-08 | 1994-03-08 | Quintero Smith Incorporated | Design tool and method for preparing parametric assemblies |
| AU6814594A (en) * | 1993-12-21 | 1995-07-10 | Taligent, Inc. | Automatic hardware configuration |
-
1998
- 1998-09-14 CZ CZ19982918A patent/CZ291898A3/cs unknown
-
1999
- 1999-09-14 AU AU56161/99A patent/AU5616199A/en not_active Abandoned
- 1999-09-14 WO PCT/CZ1999/000032 patent/WO2000015133A2/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000015133A3 (en) | 2000-08-31 |
| AU5616199A (en) | 2000-04-03 |
| WO2000015133A2 (en) | 2000-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0532249B1 (en) | Remote reboot system and method of effecting rebooting of a computer system | |
| Bainbridge et al. | Chain: a delay-insensitive chip area interconnect | |
| Cesário et al. | Multiprocessor SoC platforms: a component-based design approach | |
| US4870704A (en) | Multicomputer digital processing system | |
| JP2782367B2 (ja) | 低電力モードを有するデジタル計算システム | |
| US7096308B2 (en) | LPC transaction bridging across a PCI—express docking connection | |
| EP0364849A2 (en) | Bus for a data processing system | |
| US4845712A (en) | State machine checker | |
| CN1154166A (zh) | Pci到isa中断协议转换器及选择机制 | |
| CN101477504A (zh) | 数据传输系统及数据传输方法 | |
| JP2024515055A (ja) | シームレスに集積されたマイクロコントローラチップ | |
| CN110968352A (zh) | 一种pcie设备的复位系统及服务器系统 | |
| CN114721992A (zh) | 一种服务器及其服务器管理系统 | |
| Slogsnat et al. | A versatile, low latency HyperTransport core | |
| US6954809B2 (en) | Apparatus and method for accessing computer system resources via serial bus | |
| CZ291898A3 (cs) | Způsob dekompozice a sestavování obecných mikropočítačových systémů | |
| JPS6187451A (ja) | ディジタルデータ通信システム | |
| Ulrich et al. | Speed and accuracy in digital network simulation based on structural modeling | |
| Doyle et al. | A time-triggered transducer network based on an enhanced IEEE 1451 model | |
| Yakovlev et al. | Design and analysis of a self-timed duplex communication system | |
| Harish et al. | Review on Design and Verification of an Advanced Extensible Interface-4 Slave Devices | |
| Wu et al. | Development of Battery Management Unit Driver Based on AUTOSAR | |
| JPH07334564A (ja) | 微調整自在な接続アダプター生成自動化装置 | |
| JP2003186929A (ja) | インタフェース仕様定義を記録した記憶媒体 | |
| El-Mashade et al. | Designing and Implementation of PIC Microcontroller Based Educational Kit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD00 | Pending as of 2000-06-30 in czech republic |