CS270379B1 - Obvod pro generování signálu aktivovaného připojením napájecího zdroje - Google Patents
Obvod pro generování signálu aktivovaného připojením napájecího zdroje Download PDFInfo
- Publication number
- CS270379B1 CS270379B1 CS879795A CS979587A CS270379B1 CS 270379 B1 CS270379 B1 CS 270379B1 CS 879795 A CS879795 A CS 879795A CS 979587 A CS979587 A CS 979587A CS 270379 B1 CS270379 B1 CS 270379B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- circuit
- collector
- emitter
- base
- hand
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Řeěení se týká oblasti navrhování integrovaných obvodů. Připojením napájecího zdroje do obvodu se zpožděně na jeho výstupu objeví změna logické úrovně, která může být použita k řízení připojených systémů. Popisovaný obvod je možno využít v logických integrovaných obvodech nebo jejich částech, ve kterých je nutné definovat počáteční stav po uvedení do činnosti.
Description
Vynález se týká obvodu pro generování signálu aktivovaného připojením napájecího zdroje. Jedná se o zapojení číslicového obvodu, který po připojení napájecího zdroje vygeneruje signál určený zejména k nastavení definovaného stavu zařízení tímto signálem ovládaných.
Jsou známa různá řešení uvedené problematiky a využitím zvláštní součástky, většinou kapacitoru, připojovaného vně integrovaného obvodu. Nevýhodou těchto řešení je nutnost použití externí součástky a zvláštního vývodu integrovaného obvodu určeného k připojení této součástky. Jsou také známa řešení využívající kapacitoru Integrovaného přímo na čip spolu s ostatními obvody. Nevýhodou těchto řešení je relativně velká nutná plocha čipu potřebná pro realizaci interního kapacitoru.
Uvedené nevýhody odstraňuje obvod pro generování signálu aktivovaného připojením na— ' pájecího zdroje podle vynálezu, jehož podstata spočívá v tom, že výstupní svorka obvodu je připojena ke kolektoru třetího NPN tranzistoru s uzemněným emitorem, Jehož báze Je připojena ke kolektoru sedmého PNP tranzistoru s uzemněnou bází. Jehož emitor je připojen jednak ke kolektoru Šestého PNP tranzistoru s uzemněnou bází a Jednak ke kolektoru druhého NPN tranzistoru s uzemněným emitorem, jehož báze je připojena jednak ke kolektoru pátého PNP tranzistoru s uzemněným emitorem, jehož báze je připojena ke kolektoru čtvrtého PNP tranzistoru S uzemněnou bází, jehož emitor Je připojen k vstupní svorce obvodu, ke které je dále připojen jednak emitor pátého PNP tranzistoru a jednak emitor šestého PNP tranzistoru.
Výhodou obvodu podle vynálezu je, že umožňuje realizovat popisovanou funkci při konstrukci bipolárních integrovaných obvodů. Jinou výhodou obvodu je, že nepotřebuje ke své činnosti zvláštní kapacitor. Další výhodou popisovaného obvodu je. že plocha čipu nutná pro realizaci obvodu může být velmi malá.
Příklad obvodu pro generování signálu aktivovaného připojením napájecího zdroje je znázorněn na připojeném výkrese. Výstupní svorka 20 obvodu je připojena ke kolektoru třetího NPN tranzistoru 3 s uzemněným emitorem, jehož báze je připojena ke kolektoru sedmého PNP tranzistoru £ s uzemněnou bází, jehož emitor je připojen jednak ke kolektoru šestého PNP tranzistoru 6 s uzemněnou bází a Jednak ke kolektoru druhého NPN tranzistoru 2 z uzemněným emitorem, Jehož báze Je připojena jednak ke kolektoru pátého PNP tranzistoru 5 s uzemněnou bází a jednak ke kolektoru prvního NPN tranzistoru 1. s uzemněným emitorem, Jehož báze Je připojena ke kolektoru čtvrtého PNP tranzistoru 4 s uzemněnou bází, jehož emitor jo připojen ke vstupní svorce IQ obvodu, ke které Js dále připojen Jednak omitor pátého PNP tranzistoru 5 a Jednak emitor šestého PNP tranzistoru 6.
Obvod pracuje následujícím způsobem.
V okamžiku připojení napájecího zdroje ke vstupní svorce IQ obvodu Je výstupní svorka 20 ve stavu vysoké impedance. Jsou-li zpoždění všech tranzistorů stojná, potom se výstupní svorka 20 uvede do stavu nízké impedance vlivem proudu tekoucího z proudového zdroje tvo- řeného PNP tranzistory 6 a 7 do báze třetího NPN tranzistoru 3, Jakmile účinkem proudu z proudového zdroje tvořeného pátým PNP tranzistorem 5 druhý NPN tranzistor 2 odvede svým kolektorem .proud z proudového zdroje tvořeného PNP tranzistory 6 a 7, přejde výstupní svorka 20 opět do stavu vysoké impedance. Vlivem proudu tekoucího z proudového zdroje tvořeného čtvrtým PNP tranzistorem 4 do báze prvního NPN tranzistoru se uvede výstupní svorka 20 do konečného stavu nízké impedance, časovou prodlevu, během které se výstupní svorka 20 nachází ve stavu vysoké impedance, lze potom vyhodnotit například jako signál pro nastavení definovaného stavu podřízených obvodů.
Typické použití obvodu podle vynálezu Je v logických integrovaných strukturách, zejména v integrované injekční logice, kde se pomocí něho nastavují jednotlivé části integrovaného obvodu nebo celý integrovaný obvod do výchozího definovaného stavu pouhým připojením napájecího zdroje.
Claims (1)
- Obvod pra generování signálu aktivovaného připojením napájecího zdroje, vyznačující se tím, že výstupní svorka (2o) obvodu je připojena ke kolektoru třetího NPN tranzistoru (3) s uzemněným emitorem, jehož báze je připojena ke kolektoru sedmého PNP tranzistoru (7) s uzemněnou bází, Jehož emitor Je připojen jednak ke kolektoru šestého PNP tranzistoru (6) s uzemněnou bází a jednak ke kolektoru druhého NPN tranzistoru (2) s uzemněným emitorem. Jehož báze je připojena jednak ke kolektoru pátého PNP tranzistoru (5) s uzemněnou bází a jednak ke kolektoru prvního NPN tranzistoru (1) s uzemněným emitorem, jehož báze je připojena ke kolektoru čtvrtého PNP tranzistoru (<) s uzemněnou bázi jehož emitor Je připojen ke vstupní svorce (lo) obvodu, ke které Je dále připojen jednak emitor pátého PNP tranzistoru (5) a jednak emitor šestého PNP tranzistoru (ď). _
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS879795A CS270379B1 (cs) | 1987-12-27 | 1987-12-27 | Obvod pro generování signálu aktivovaného připojením napájecího zdroje |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS879795A CS270379B1 (cs) | 1987-12-27 | 1987-12-27 | Obvod pro generování signálu aktivovaného připojením napájecího zdroje |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS979587A1 CS979587A1 (en) | 1989-11-14 |
| CS270379B1 true CS270379B1 (cs) | 1990-06-13 |
Family
ID=5446581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS879795A CS270379B1 (cs) | 1987-12-27 | 1987-12-27 | Obvod pro generování signálu aktivovaného připojením napájecího zdroje |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS270379B1 (cs) |
-
1987
- 1987-12-27 CS CS879795A patent/CS270379B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS979587A1 (en) | 1989-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890009068A (ko) | 레벨변환회로 | |
| KR890011187A (ko) | 링 발진기 | |
| JPH041440B2 (cs) | ||
| US5124573A (en) | Adjustable clock chopper/expander circuit | |
| KR930005365A (ko) | 차동, 고속, 저전력의 에미터 정합논리 대상보형 금속산화막반도체(ecl-cmos)변환기 | |
| KR850008567A (ko) | 반도체 집적회로 | |
| US5012128A (en) | High speed push-pull driver having current mirror pull-down | |
| CS270379B1 (cs) | Obvod pro generování signálu aktivovaného připojením napájecího zdroje | |
| KR900013719A (ko) | 반도체 논리회로 | |
| US4851711A (en) | Asymmetrical clock chopper delay circuit | |
| US4518872A (en) | MOS Transition detector for plural signal lines using non-overlapping complementary interrogation pulses | |
| GB1139628A (en) | Clocked delay type flip flop | |
| US4677316A (en) | Logic circuit with threshold and built-in safety | |
| US3254242A (en) | Delay timing circuit | |
| SU377869A1 (ru) | Формирователь тока выборки | |
| JPS63169117A (ja) | 電流パルス発生回路 | |
| US3016467A (en) | Emitter follower pulse amplifier | |
| KR900006306Y1 (ko) | 이 음성씨스템의 음성 트랩 회로 | |
| KR930006082Y1 (ko) | 3진 논리 변환회로 | |
| KR0141610B1 (ko) | 3상태를 갖는 전류 드라이버 회로 | |
| KR960013862B1 (ko) | 반도체 소자의 신호 구동회로 | |
| KR910017613A (ko) | 파워 온 리세트 회로 | |
| SU1676068A1 (ru) | Универсальна двоична чейка | |
| IE52372B1 (en) | Logic circuit | |
| KR930006083Y1 (ko) | 3진 논리 변환회로 |