CS269326B1 - Zapojeni digitálního generátoru datových elgnálů - Google Patents

Abstract

Rašeni sa týká zapojeni digitálního generátoru datových signálů, používaného zejména v zařízeni typu modem. Oeho podstata epočivá v tom, ža na vstupní svorku je připojen převodník sériového sladu bitů na dlblty. Oeho výetup je připojen na vstupy komparátoru, jehož výstupy Jsou připojeny na vstup prvního posuvného registru a na vstup druhého posuvného registru, přičemž výetup prvního posuvného registru je připojen na adresovací vstup, pevné pamštl a výstup druhé- . ho posuvného registru ja připojen na adresovací vstup pevná panšti. Výetup pevná pamštl ja připojen na vstup digitálně analogového převodníku, jehož výstup js připojen ns výstupní svorku, přičenž převodník sériového sledu bitů na dlblty je řízen přes první výetup zdroje kmitočtů. Komparátor jo řízen přea druhý výstup zdroj· kmitočtů. První posuvný registr a druhý posuvný registr Je řízen přea třeti výstup zdroje kmitočtů e pevná parná ϊ Je řízena přes prvni výstup, čtvrtý výstup a pátý výstup zdroje kmitočtů. Zapojeni naobeahuja~ačitačku ani vyrovnávací pamšT a umožňuje dosaženi vysoké přenosová rychlosti datového signálu. Toto řešeni lze využit při konstrukci vysilačů modemů, kde umožni společný širokopásmový přenos analogových e digitálních elgnálů analogovým linkovým traktem. Jinou možnosti Je využiti při konstrukci modemů podle doporučeni CCITT řady V. pro nízká přenosová rychlosti nebo širokopásmových modemů pro přenos dat.

Description

Vynález ee týká zapojení digitálního generátoru datových signálů, který je používán zejména v zařízení typu nodea.

Ke generování datových signálů ae využívá pevná paměti, ve která jsou uloženy zakódovaná součty vzorků časová omezených signálových prvků* Ns vstupu pevná pomátl jsou zapojeny posuvná registry, kde se zapisuji po sobi jdoucí bity datového signálu; výsledný aumárni zakódovaný signál es generuje v závislosti ne kombinaci těchto bitů a v digitálně analogová· převodníku se převádí ne analogový aignál*

Známé zapojeni digitálního generátoru datových eignálů obsahuje sčítačku, vytvořenou váhovací odporovou sítí, řízenou poeuvným regiatras. Nevýhodou tukového zapojeni jsou nepřesnosti výstupního signálu, které vyplývají aj* ze stárnutí součástek, zněn okolní teploty nebo kolísání napájecího napětí* Dále je u tohoto zapojení značná pracnost při nastsvováni cslého obvodu* □Iné známé zapojení obsahuje digitální sčítačku, poaoci které se zajišťuje sčítáni časových odezev z jednotlivých překrývsjicich ee intervalů vzorků čaeově oaezených signálových prvků* Nevýhodou takového zapojená je nutnost použiti uvedené sčltečky, s přesnosti nejoéně o jsden bit vyšší, naž je požadovaná přeenost použitých vzorků, před vlastni· převode· na analogový signál*

Další známé zapojeni využívá tzv* prokládané kódováni.Oeho nevýhodou je váak nutnost použiti vyrovnávací panšti a n násobně vyšší taktovací kmitočet v případe, že js signálový prvek omezen na n signálových intervalů*

Účelem vynálezu je odstranit uvedené nevýhody· Podle podstaty vynálezu ee toho dosahuje tin, že na vstupní svorku je připojen převodník sériového sledu bitů na dlblty, jehož výstup jo připojen na vetupy konparétoru* Výetupy komparátoru jeou připojeny ne vetup prvního a druhého poeuvného regletru a jejich výstupy jsou připojeny k adresovací· vstupů· pevné panšti, ve které jeou uloženy přede· etanovené zakódované součty vzorků časové oaezených signálových prvků· Z psvné panšti jsou generovány součty vzorků v závislosti na konblnaol bitů vstupního signálu a přiváděny na vstup digitálně snalogováho převodníku, na jehož výetupni svorce je vzorkovaný analogový aignál· K řízení je použit zdroj knltočtů, který přee první výetup ovládá převodník eárlováho sledu bitů na dlblty a pevnou paměť, přes druhý výstup konparátor, přes třetí výetup první a druhý poeuvný regiatr a přes čtvrtý a pátý výetup pevnou paměť.

Zapojení neobsehuje sčítačku ani vyrovnávací paměť a umožňuje dosaženi vysoká přenosové rychlosti datových signálů; tím odstraňuje nevýhody známých zapojení* Uvedené zapojeni je vhodné zejméně pro velmi vysoké přenosové rychlosti datových signálů jednotky Mblt/e, kdy jeou znečná požadavky ne rychloet číslicových obvodů* Zjednodušeni proti známým zapojením je všsk dosaženo 1 při nízkých přenosových rychlostech jednotky kblt/s, protože 1 zde odpedá nutnost použití ečitečky 1 vyrovnávací paměti. Zapojeni je vhodné pro technologii integrovaných obvodů a nevyžaduje žádné další prvky pro zajištěni jeho atablllty.

Přiklad je dále poptán pomoci připojených výkresů· 3edné es o zapojeni čtyřfázováho digitálního generátoru při použiti vzorků dvou ortogonálních signálových prvků podle obr· 1· Vzorky signálových prvků s_e kosinový a a_# sinový s omszenou délkou trváni ns čtyři, jednotkové intervaly 1, každý s dobou trváni T , přičemž každý jednotkový Interval je rozdělen na čest vzorkovacích okamžiků T_V1 až T_v6, jeou ne obr. 2» v tabulce je uveden výetupni algnál pro čtyři kombinace vstupního slodu bitů dlbltu pro čtyři jednotkové intervaly 1, přičemž a_ a a. jsou vzorky signálových prvků podle obr. 2.

m C 9

CS 269 326 Bl

vstupní sled bitů (dibit)	výstupní signál pro jednotkový interval i
i - -2	i >	-1	1-0	1 - ♦!
00	-•c		-e>	-e -e C 8	-(-•c
01	“ec ♦%			-•c ♦%
11	*“c **e	(**c	♦%>	*’c ♦%	-(♦% ♦·,)
10	♦% ”e	-(♦•c			-(♦•c -%)

Při omezené* počtu vzorků podle obr, 2 jeou předem vytvořeny součty vzorků z intervalů, které ee překrývají· Protože v každém vzorkovacím okamžiku T_V1 až T_y6 může být nejvýša 16 různých součtů, buds pro všechny vzorkovací okamžiky celkem nejvýše 96 různých aoučtů· Při vhodnš zvolených zaokrouhlených vzorcích ae celkový počet různých součtů snižuje· Do pevné peméti ee potom uloží zakódované součty a generují ee v závislosti na vstupním eledu bitů· Všechny eoufity lze vyjádřit maximálně sedmi adreenlmi bity· Výhodnéjší generování lze dosáhnout použitím jedenácti adreeních bitů 8 bitů pro vyjádření kombinace aignélu, 3 bity pro vyjádřeni vzorkovacího okamžiku Τ_ψ1 až T_y6·

Na obr· 1 je na vstupní svorku 1 připojen převodník B1 sériového eledu bitů ne dibity a výstup převodníku B1 sériového eledu bitů ne dlblty je připojen na vstupy 2, 3 koaparátoru B2> Výstupy komparátoru B2 jeou připojeny na vetup 4 prvého posuvného registru 83 e na vetup 5 druhého posuvného regietru 84· Ctyřbitový výetup z prvého posuvného registru B3 je připojen k adresovacínu vstupu 6 pevné paměti 85 e čtyřbitový výstup z druhého posuvného registru 84 je připojen k adresovacímu vstupu 7 pevné paměti B5* Výetup pevné peměti 85 je připojen ne vetup 8 digitálně analogového převodníku B6· Na výstupní svorce 9 je vzorkovsný analogový aignál· K řízení je použit zdroj B7. ktorý přes první výetup 10 ovládá převodník B1 aériového eledu bitů ne dlblty a pevnou pane? BS. přea druhý výetup 11 ovládá komperátor B2. přea třeti výetup první poauvný regiatr B3 a druhý poauvný regietr B4 a přes čtvrtý výetup 13 e pátý výetup 14 pevnou paměť BS·

Ze vetupní evorky l'ěe přivádí eignál přes převodník B1 eériového sledu bitů na dibity· Sled dibitů je veden na vatupy 2, 3 komparátoru B2, kde ae mění polarita v aouladu a tabulkou· Výetup komparátoru B2 je připojen no vetup 4 prvního poeuvného regietru 83. kde ee zapiaují čtyři po eobě přicházející eudé bity a na vetup 5 druhého poeuvného regietru B4, kde ee zapiaují čtyři po eobě přicházející liché bity· Ctyřbltové výstupy z prvního poeuvného regietru B3 e druhého poeuvného regietru B4 jeou připojeny na adreaovecí vatupy 6, 7 pevné paměti B5· Výetup pevná paměti BS je připojen na vetup 8 digitálně analogového převodníku B6. kdo ae zakódovaný eignál převádí na vzorkovaný analogový eignál a dále ee přivádí ne výetupni evorku 9· Řízení převodníku B1 eériového eledu bitů na dlblty, komparátoru B2. prvního poeuvného regietru B3. druhého poeuvného regietru B4, pevné paměti B5 zajišťuje zdroj B7 kmitočtů přea výetupy 10, 11. 12. 13. 14·

Vzhledem k tomu, žo v pevné paměti jeou uloženy přodom atanovené zakódované součty vzorků časově omezených signálových prvků lze generovat výatupnl eignál i o velké přenosové rychlosti jednotky Mbit/s, kde je rychlost generování omezena především dobou přístupu do pevné paměti a digitálně analogovým převodníkem·

Zapojeni podle vynálezu lze využít při konetrukci vysílačů modemů, které umožňuji společný širokopáemový přenoe analogových a digitálních elgnálů analogovým linkovým traktem - doporučení CCITT G.941, kdy ee přenáší například aignál digitální skupiny 1. řádu s přenosovou rychlosti 2 048 kbit/s v anslogovém kanálu o šířce přibližně 1 500 kHz epektrem analogového ayatému· Jinou možnosti je využiti při konstrukci modemů podle doporučeni CCITT Čady V. pro nizkó přenosové rychloeti typ. 2 400 bit/e

CS 269 326 Bl v telefonní· kanálu nebo Širokopásmových modemů pro přenos dat s rychlostí 48 kbit/s v základní primární skupině 60 až 108 kHz.

Claims (1)

1. P R E 0 M É T VYNÁLEZU

   Zapojeni digitálního generátoru datových signálů s pevnou paměti, vyznačující se tím, že na vstupní svorku (1) je připojen převodník (Bl) sériového sledu bitů na dibity, jeho výstup Je připojen na vstupy (2, 3) komparátoru (B2), jehož výstupy jsou připojeny na vstup (4) prvního posuvného registru (B3) a na vstup (5) druhého posuvného registru B4), přičemž výstup prvního posuvného registru (B3) je připojen na adreeovací vstup (6) pevné paměti (B5) a výstup druhého posuvného registru (B4) je připojen na adresovací vstup (7) pevné paměti (B5), výstup pevné pamětí (B5) je připojen na vstup (8) digitálně analogového převodníku (B6), jehož výstup je připojen na výstupní svorku (9), přičemž převodník (Bl) sériového sledu bitů na dibity je připojen na první výstup (10) zdroje (B7) kmitočtů, komparátor (B2) na druhý výstup (11) zdroje (B7) kmitočtů, první posuvný registr (B3) a druhý posuvný registr (B4) je připojen na třetí výstup (12) zdroje (B7) kmitočtů a pevné paměť (B5) na první výstup (10), na čtvrtý výstup (13) a na pátý výstup (14) zdroje (B7) kmitočtů·