CS269326B1

CS269326B1 - Connection of digital data generator

Info

Publication number: CS269326B1
Application number: CS885574A
Authority: CS
Inventors: Jiri Ing Csc Zenisek; Jiri Smrcina; Zdenek Ing Rapek
Original assignee: Jiri Ing Csc Zenisek; Jiri Smrcina; Zdenek Ing Rapek
Priority date: 1988-08-11
Filing date: 1988-08-11
Publication date: 1990-04-11
Also published as: CS557488A1

Abstract

Rašeni sa týká zapojeni digitálního generátoru datových signálů, používaného zejména v zařízeni typu modem. Oeho podstata epočivá v tom, ža na vstupní svorku je připojen převodník sériového sladu bitů na dlblty. Oeho výetup je připojen na vstupy komparátoru, jehož výstupy Jsou připojeny na vstup prvního posuvného registru a na vstup druhého posuvného registru, přičemž výetup prvního posuvného registru je připojen na adresovací vstup, pevné pamštl a výstup druhé- . ho posuvného registru ja připojen na adresovací vstup pevná panšti. Výetup pevná pamštl ja připojen na vstup digitálně analogového převodníku, jehož výstup js připojen ns výstupní svorku, přičenž převodník sériového sledu bitů na dlblty je řízen přes první výetup zdroje kmitočtů. Komparátor jo řízen přea druhý výstup zdroj· kmitočtů. První posuvný registr a druhý posuvný registr Je řízen přea třeti výstup zdroje kmitočtů e pevná parná ϊ Je řízena přes prvni výstup, čtvrtý výstup a pátý výstup zdroje kmitočtů. Zapojeni naobeahuja~ačitačku ani vyrovnávací pamšT a umožňuje dosaženi vysoké přenosová rychlosti datového signálu. Toto řešeni lze využit při konstrukci vysilačů modemů, kde umožni společný širokopásmový přenos analogových e digitálních elgnálů analogovým linkovým traktem. Jinou možnosti Je využiti při konstrukci modemů podle doporučeni CCITT řady V. pro nízká přenosová rychlosti nebo širokopásmových modemů pro přenos dat.The solution concerns the connection of a digital data signal generator, used in particular in a modem type device. Its essence lies in the fact that a serial bit-to-bit converter is connected to the input terminal. Its output is connected to the inputs of a comparator, the outputs of which are connected to the input of a first shift register and to the input of a second shift register, with the output of the first shift register being connected to the addressing input, a fixed memory, and the output of the second shift register being connected to the addressing input of a fixed memory. The output of the fixed memory is connected to the input of a digital-to-analog converter, the output of which is connected to the output terminal, with the serial bit-to-bit converter being controlled via the first output of the frequency source. The comparator is controlled via the second output of the frequency source. The first shift register and the second shift register are controlled via the third output of the frequency source and the fixed pair is controlled via the first output, fourth output and fifth output of the frequency source. The connection of the counter does not require a buffer and allows for a high data signal transmission rate. This solution can be used in the design of modem transmitters, where it allows for joint broadband transmission of analog and digital signals via an analog line path. Another option is to use it in the design of modems according to the CCITT recommendations of the V series for low transmission rates or broadband modems for data transmission.

Description

Vynález ee týká zapojení digitálního generátoru datových signálů, který je používán zejména v zařízení typu nodea.The invention ee relates to the connection of a digital data signal generator, which is used in particular in a nodea-type device.

Ke generování datových signálů ae využívá pevná paměti, ve která jsou uloženy zakódovaná součty vzorků časová omezených signálových prvků* Ns vstupu pevná pomátl jsou zapojeny posuvná registry, kde se zapisuji po sobi jdoucí bity datového signálu; výsledný aumárni zakódovaný signál es generuje v závislosti ne kombinaci těchto bitů a v digitálně analogová· převodníku se převádí ne analogový aignál*To generate data signals, ae uses a fixed memory in which the encoded sums of samples of time-limited signal elements are stored. the resulting aumar encoded signal es is generated depending on not a combination of these bits and in the digital-to-analog · the converter is converted not to an analog signal *

Známé zapojeni digitálního generátoru datových eignálů obsahuje sčítačku, vytvořenou váhovací odporovou sítí, řízenou poeuvným regiatras. Nevýhodou tukového zapojeni jsou nepřesnosti výstupního signálu, které vyplývají aj* ze stárnutí součástek, zněn okolní teploty nebo kolísání napájecího napětí* Dále je u tohoto zapojení značná pracnost při nastsvováni cslého obvodu* □Iné známé zapojení obsahuje digitální sčítačku, poaoci které se zajišťuje sčítáni časových odezev z jednotlivých překrývsjicich ee intervalů vzorků čaeově oaezených signálových prvků* Nevýhodou takového zapojená je nutnost použiti uvedené sčltečky, s přesnosti nejoéně o jsden bit vyšší, naž je požadovaná přeenost použitých vzorků, před vlastni· převode· na analogový signál*The known connection of a digital data signal generator comprises an adder formed by a weighing resistance network controlled by a fine regiatras. The disadvantages of the grease connection are the inaccuracies of the output signal, which also result from the aging of components, ambient temperature or fluctuations in the supply voltage *. The disadvantage of such a connection is the need to use said sum, with an accuracy of at least one bit higher than the required conversion of the used samples, before the actual conversion to analog signal *

Další známé zapojeni využívá tzv* prokládané kódováni.Oeho nevýhodou je váak nutnost použiti vyrovnávací panšti a n násobně vyšší taktovací kmitočet v případe, že js signálový prvek omezen na n signálových intervalů*Another known circuit uses the so-called * interlaced coding. Its disadvantage is the need to use a buffer and n times higher clock frequency in case the signal element is limited to n signal intervals *

Účelem vynálezu je odstranit uvedené nevýhody· Podle podstaty vynálezu ee toho dosahuje tin, že na vstupní svorku je připojen převodník sériového sledu bitů na dlblty, jehož výstup jo připojen na vetupy konparétoru* Výetupy komparátoru jeou připojeny ne vetup prvního a druhého poeuvného regletru a jejich výstupy jsou připojeny k adresovací· vstupů· pevné panšti, ve které jeou uloženy přede· etanovené zakódované součty vzorků časové oaezených signálových prvků· Z psvné panšti jsou generovány součty vzorků v závislosti na konblnaol bitů vstupního signálu a přiváděny na vstup digitálně snalogováho převodníku, na jehož výetupni svorce je vzorkovaný analogový aignál· K řízení je použit zdroj knltočtů, který přee první výetup ovládá převodník eárlováho sledu bitů na dlblty a pevnou paměť, přes druhý výstup konparátor, přes třetí výetup první a druhý poeuvný regiatr a přes čtvrtý a pátý výetup pevnou paměť.The object of the invention is to obviate the above-mentioned disadvantages. they are connected to the addressing inputs of the fixed shell, in which the predetermined coded sums of samples of time-separated signal elements are stored. The analog signal is sampled at the terminal.

Zapojení neobsehuje sčítačku ani vyrovnávací paměť a umožňuje dosaženi vysoká přenosové rychlosti datových signálů; tím odstraňuje nevýhody známých zapojení* Uvedené zapojeni je vhodné zejméně pro velmi vysoké přenosové rychlosti datových signálů jednotky Mblt/e, kdy jeou znečná požadavky ne rychloet číslicových obvodů* Zjednodušeni proti známým zapojením je všsk dosaženo 1 při nízkých přenosových rychlostech jednotky kblt/s, protože 1 zde odpedá nutnost použití ečitečky 1 vyrovnávací paměti. Zapojeni je vhodné pro technologii integrovaných obvodů a nevyžaduje žádné další prvky pro zajištěni jeho atablllty.The connection does not contain an adder or a buffer and allows high data rates to be achieved; thus eliminating the disadvantages of known connections * Said connection is suitable at least for very high data rates of Mblt / e data signals, when the requirements of digital circuit speeds are dirty * Simplification against known connections is all achieved 1 at low data rates of kblt / s, because 1 here eliminates the need to use the reader 1 of the buffer. The connection is suitable for integrated circuit technology and does not require any additional elements to ensure its atablllty.

Přiklad je dále poptán pomoci připojených výkresů· 3edné es o zapojeni čtyřfázováho digitálního generátoru při použiti vzorků dvou ortogonálních signálových prvků podle obr· 1· Vzorky signálových prvků s_e kosinový a a_# sinový s omszenou délkou trváni ns čtyři, jednotkové intervaly 1, každý s dobou trváni T , přičemž každý jednotkový Interval je rozdělen na čest vzorkovacích okamžiků T_V1 až T_v6, jeou ne obr. 2» v tabulce je uveden výetupni algnál pro čtyři kombinace vstupního slodu bitů dlbltu pro čtyři jednotkové intervaly 1, přičemž a_ a a. jsou vzorky signálových prvků podle obr. 2.Example Additional Ask the accompanying drawings · 3edné EC on the involvement čtyřfázováho digital generator when sampling the two orthogonal signal components of Figure · 1 · Samples signal elements _e cosine aa _# sinus with omszenou duration ns four unit interval 1, each with a period duration T, each unit interval being divided into honor of sampling moments T _V 1 to T _v 6, not shown in Fig. 2. The table shows an output signal for four combinations of input bit length symbols for four unit intervals 1, wherein a_ and a are samples of the signal elements according to Fig. 2.

m C 9m C 9

CS 269 326 BlCS 269 326 Bl

vstupní sled bitů (dibit) input bit sequence (dibit) výstupní signál pro jednotkový interval i output signal for unit interval i i - -2 i - -2 i > i> -1 -1 1-0 1-0 1 - ♦! 1 - ♦! 00 00 -•c -•C -e> -e> -e -e C 8 -e -e C 8 -(-•_c - (- • _c 01 01 “^ec ♦%“ ^E c ♦% -•c ♦% - • c ♦% 11 11 *“c **e * “C ** e (**c (**C ♦%> ♦%> *’c ♦% * ’C ♦% -(♦% ♦·,) - (♦% ♦ ·,) 10 10 ♦% ”e ♦% ”e -(♦•c - (♦ • c -(♦•c -%) - (♦ • c -%)

Při omezené* počtu vzorků podle obr, 2 jeou předem vytvořeny součty vzorků z intervalů, které ee překrývají· Protože v každém vzorkovacím okamžiku T_V1 až T_y6 může být nejvýša 16 různých součtů, buds pro všechny vzorkovací okamžiky celkem nejvýše 96 různých aoučtů· Při vhodnš zvolených zaokrouhlených vzorcích ae celkový počet různých součtů snižuje· Do pevné peméti ee potom uloží zakódované součty a generují ee v závislosti na vstupním eledu bitů· Všechny eoufity lze vyjádřit maximálně sedmi adreenlmi bity· Výhodnéjší generování lze dosáhnout použitím jedenácti adreeních bitů 8 bitů pro vyjádření kombinace aignélu, 3 bity pro vyjádřeni vzorkovacího okamžiku Τ_ψ1 až T_y6·When limited * number of samples of Figure 2 jeou preformed sums of samples of the intervals that ee overlap · Because each sampling time T _V1 and T _Y 6 may be up to 16 different totals buds for all sampling times in total a maximum of 96 different aoučtů · With appropriately selected rounded patterns ae reduces the total number of different sums · In a fixed memory ee then stores the encoded sums and generates ee depending on the input bit pattern · All eiffits can be expressed by a maximum of seven adits bits · More advantageous generation can be achieved using eleven 8 bit bits to express the signal combination, 3 bits to express the sampling instant Τ _ψ 1 to T _y 6 ·

Na obr· 1 je na vstupní svorku 1 připojen převodník B1 sériového eledu bitů ne dibity a výstup převodníku B1 sériového eledu bitů ne dlblty je připojen na vstupy 2, 3 koaparátoru B2> Výstupy komparátoru B2 jeou připojeny na vetup 4 prvého posuvného registru 83 e na vetup 5 druhého posuvného regietru 84· Ctyřbitový výetup z prvého posuvného registru B3 je připojen k adresovacínu vstupu 6 pevné paměti 85 e čtyřbitový výstup z druhého posuvného registru 84 je připojen k adresovacímu vstupu 7 pevné paměti B5* Výetup pevné peměti 85 je připojen ne vetup 8 digitálně analogového převodníku B6· Na výstupní svorce 9 je vzorkovsný analogový aignál· K řízení je použit zdroj B7. ktorý přes první výetup 10 ovládá převodník B1 aériového eledu bitů ne dlblty a pevnou pane? BS. přea druhý výetup 11 ovládá komperátor B2. přea třeti výetup první poauvný regiatr B3 a druhý poauvný regietr B4 a přes čtvrtý výetup 13 e pátý výetup 14 pevnou paměť BS·In FIG. input 5 of the second shift register 84 · A four-bit output from the first shift register B3 is connected to the addressing input 6 of the fixed memory 85 and a four-bit output from the second shift register 84 is connected to the addressing input 7 of the fixed memory B5 * digital-to-analog converter B6 · There is a sample analog signal at output terminal 9 · Source B7 is used for control. which via the first output 10 controls the converter B1 of the serial eled bit not dlblty and fixed sir? BS. then the second outlet 11 controls the comparator B2. after the third exit the first catch regatta B3 and the second catch region B4 and via the fourth exit 13 e the fifth exit 14 fixed memory BS ·

Ze vetupní evorky l'ěe přivádí eignál přes převodník B1 eériového sledu bitů na dibity· Sled dibitů je veden na vatupy 2, 3 komparátoru B2, kde ae mění polarita v aouladu a tabulkou· Výetup komparátoru B2 je připojen no vetup 4 prvního poeuvného regietru 83. kde ee zapiaují čtyři po eobě přicházející eudé bity a na vetup 5 druhého poeuvného regietru B4, kde ee zapiaují čtyři po eobě přicházející liché bity· Ctyřbltové výstupy z prvního poeuvného regietru B3 e druhého poeuvného regietru B4 jeou připojeny na adreaovecí vatupy 6, 7 pevné paměti B5· Výetup pevná paměti BS je připojen na vetup 8 digitálně analogového převodníku B6. kdo ae zakódovaný eignál převádí na vzorkovaný analogový eignál a dále ee přivádí ne výetupni evorku 9· Řízení převodníku B1 eériového eledu bitů na dlblty, komparátoru B2. prvního poeuvného regietru B3. druhého poeuvného regietru B4, pevné paměti B5 zajišťuje zdroj B7 kmitočtů přea výetupy 10, 11. 12. 13. 14·It feeds the signal from the input terminal l'ee via the converter B1 of the serial sequence of bits to dibits · The sequence of dibits is led to the inputs 2, 3 of the comparator B2, where where ee writes four successive eude bits and to the inlet 5 of the second sliding register B4, where ee writes four consecutive odd bits. memory output B5 · The output of the fixed memory BS is connected to input 8 of the digital-to-analog converter B6. who converts the ae encoded signal to a sampled analog signal and further ee feeds the output terminal 9 · Control of the bit-to-dlder bit converter, comparator B2. of the first post-tax regimen B3. of the second sliding filter B4, the fixed memory B5 is provided by the source B7 of frequencies before the outputs 10, 11. 12. 13. 14 ·

Vzhledem k tomu, žo v pevné paměti jeou uloženy přodom atanovené zakódované součty vzorků časově omezených signálových prvků lze generovat výatupnl eignál i o velké přenosové rychlosti jednotky Mbit/s, kde je rychlost generování omezena především dobou přístupu do pevné paměti a digitálně analogovým převodníkem·Due to the fact that predetermined coded sums of samples of time-limited signal elements are stored in the fixed memory, it is possible to generate an output signal even with a high transmission speed of the Mbit / s unit, where the generation speed is limited mainly by access time to the fixed memory and digital-to-analog converter.

Zapojeni podle vynálezu lze využít při konetrukci vysílačů modemů, které umožňuji společný širokopáemový přenoe analogových a digitálních elgnálů analogovým linkovým traktem - doporučení CCITT G.941, kdy ee přenáší například aignál digitální skupiny 1. řádu s přenosovou rychlosti 2 048 kbit/s v anslogovém kanálu o šířce přibližně 1 500 kHz epektrem analogového ayatému· Jinou možnosti je využiti při konstrukci modemů podle doporučeni CCITT Čady V. pro nizkó přenosové rychloeti typ. 2 400 bit/eThe circuit according to the invention can be used in the design of modem transmitters, which enable common broadband transmission of analog and digital signals via analog line tract - CCITT recommendation G.941, where ee transmits for example a 1st order digital group signal with a transmission rate of 2,048 kbit / s width of approximately 1,500 kHz by the analogue of the analog ayatém · Another possibility is the use in the construction of modems according to the CCITT recommendation of the Chad V. for low transmission speed type. 2,400 bit / e

CS 269 326 Bl v telefonní· kanálu nebo Širokopásmových modemů pro přenos dat s rychlostí 48 kbit/s v základní primární skupině 60 až 108 kHz.CS 269 326 B1 in a telephone channel or Broadband modems for 48 kbit / s data transmission in a basic primary group of 60 to 108 kHz.

Claims

BACKGROUND OF THE INVENTION

Connection of a digital data signal generator with a fixed memory, characterized in that a converter (B1) of a serial sequence of bits to dibits is connected to the input terminal (1), its output is connected to the inputs (2, 3) of the comparator (B2), whose outputs are connected to the input (4) of the first shift register (B3) and to the input (5) of the second shift register B4), the output of the first shift register (B3) being connected to the addressing input (6) of the fixed memory (B5) and the output of the second shift register. register (B4) is connected to the addressing input (7) of the fixed memory (B5), the output of the fixed memory (B5) is connected to the input (8) of the digital-to-analog converter (B6), the output of which is connected to the output terminal (9), the serial bit-to-dibit converter (B1) is connected to the first output (10) of the frequency source (B7), the comparator (B2) to the second output (11) of the frequency source (B7), the first shift register (B3) and the second shift register ( B4) is connected to the third output (12) of the frequency source (B7) and fixed memory (B5) to the first output (1 0), to the fourth output (13) and to the fifth output (14) of the frequency source (B7) ·