KR0183344B1 - 사설교환기에서의 피씨엠포맷 변환 장치 - Google Patents

사설교환기에서의 피씨엠포맷 변환 장치 Download PDF

Info

Publication number
KR0183344B1
KR0183344B1 KR1019960033982A KR19960033982A KR0183344B1 KR 0183344 B1 KR0183344 B1 KR 0183344B1 KR 1019960033982 A KR1019960033982 A KR 1019960033982A KR 19960033982 A KR19960033982 A KR 19960033982A KR 0183344 B1 KR0183344 B1 KR 0183344B1
Authority
KR
South Korea
Prior art keywords
clock signal
pcm
parallel
clock
serial
Prior art date
Application number
KR1019960033982A
Other languages
English (en)
Other versions
KR19980014838A (ko
Inventor
박중혁
Original Assignee
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신주식회사 filed Critical 엘지정보통신주식회사
Priority to KR1019960033982A priority Critical patent/KR0183344B1/ko
Publication of KR19980014838A publication Critical patent/KR19980014838A/ko
Application granted granted Critical
Publication of KR0183344B1 publication Critical patent/KR0183344B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/30—Signalling arrangements; Manipulation of signalling currents
    • H04Q1/50—Conversion between different kinds of signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/04—Circuit arrangements for receivers of routing digits
    • H04Q3/10—Circuit arrangements for receivers of routing digits for PBX selectors, i.e. private branch exchange selectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214—Clock signals

Abstract

본 발명은 사설교환기에서의 PCM포맷(Pulse Code Modulation Format) 변환 장치에 관한 것으로, 특히 서로 다른 포맷을 사용하는 사설교환기 간에 인터페이스를 할시 타임 슬롯(Time Slot)의 지연없이 동일한 포맷으로 PCM포맷을 변환할 수 있도록 한 사설교환기에서의 PCM포맷 변환 장치에 관한 것이다.
종래의 사설교환기에서는 상기 코딩하는 방식을 서로 다르게 사용하는 경우에 서로간의 인터페이스를 하기 어려웠으며, 서로 인터페이스하기 위해 PCM 변환 후에 추가 장치를 이용하여 수행해야 함으로 비용이 많이 들고 시간의 지연이 발생하는 문제점이 있었다.
본 발명에 의해 에이 로우 또는 뮤 로우 형태의 PCM포맷을 변환하여 타임 슬롯의 지연없이 서로 다른 포맷을 사용하는 사설교환기 간에 인터페이스를 가능하게 함으로써 PCM 변환 후에 추가 동작이 필요하지 않고 한 시스템 내에서 두 종류의 PCM을 동시에 수용할 수 있다.

Description

사설교환기에서의 PCM포맷 변환 장치
본 발명은 사설교환기에서의 PCM포맷(Pulse Code Modulation Format) 변환 장치에 관한 것으로, 특히 서로 다른 포맷을 사용하는 사설교환기 간에 인터페이스를 할시 타임 슬롯(Time Slot)의 지연없이 동일한 포맷으로 PCM포맷을 변환할 수 있도록 한 사설교환기에서의 PCM포맷 변환 장치에 관한 것이다.
일반적으로, PCM은 신호파의 진폭을 양자화하고 양자화된 숫자를 2진법으로 표시하여 2진 부호에 따른 펄스를 발사하는 변조 방식으로써, 표본화(Sampling), 양자화(Quantizing), 부호화(Encoding)의 3단계로 이루어진다. 해당 3단계 중에 표본화하는 단계에서 니키스트(Nyquist)의 정리에 의하면 대폭이 제한된 아날로그 신호를 해당 최고주파수의 2배 이상의 비율로 샘플링하면 해당 샘플링된 펄스 신호로부터 원래의 아날로그 신호를 재생할 수 있는데, 해당 샘플링된 값이 디지탈 수로 코딩된다. 그리고, 해당 코딩하는 방식에는 두 가지가 있는데, 에이 로우(A-Law)와 뮤 로우(μ-Law) 방식이다.
이렇게 PCM은 다소의 잡음이 섞이더라도 `1'과 `0'을 구별할 수 있는한 원 디지탈 신호를 정확히 재생할 수 있기 때문에 잡음이 많은 전송로(Channel)를 통한 신호 전송에서는 가장 유리하다. 특히 장거리 전송에서 신호가 감쇠되어 S/N비가 낮아지더라도 일정거리마다 중계기(Repeater)를 달아서 원래의 깨끗한 PCM 신호로 회복하여 새로이 보낸다면 거리의 제한없이 전송이 가능하므로, 현재 사용되고 있는 변조 방식 중 가장 우수하여 많이 사용되고 있다.
그러나, 종래의 사설교환기에서는 상기 코딩하는 방식을 서로 다르게 사용하는 경우에 서로간의 인터페이스를 하기 어려웠으며, 서로 인터페이스하기 위해 PCM 변환 후에 추가 장치를 이용하여 수행해야 함으로 비용이 많이 들고 시간의 지연이 발생하는 문제점이 있었다.
상기한 문제점을 해결하기 위해, 본 발명은 서로 다른 포맷을 사용하는 사설교환기 간에 인터페이스를 할시 타임 슬롯의 지연없이 동일한 포맷으로 PCM포맷을 변환할 수 있어 PCM 변환 후에 추가 동작이 필요하지 않고 한 시스템 내에서 두 종류의 PCM을 동시에 수용할 수 있도록 한 사설교환기에서의 PCM포맷 변환 장치를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은; 제1클럭신호를 입력받고, 입력되는 에이 로우 또는 뮤 로우 형태의 직렬 PCM 데이터를 병렬로 변환하여 병렬 PCM 데이터 비트를 출력하는 직/병렬 쉬프트 레지스터와; 제2클럭신호를 입력받아 상기 직/병렬 쉬프트 레지스터로부터 입력되는 병렬 PCM 데이터 비트를 동시에 래취하는 플립플롭과; 제3클럭신호를 입력받아 상기 플립플롭의 홀수 번째와 여덟 번째 출력단자를 통해 입력되는 래취된 병렬 PCM 데이터 비트를 동시에 출력하는 3상태 버퍼와; 상기 제3클럭신호를 입력받아 상기 플립플롭의 여덟 번째를 제외한 짝수 번째 출력단자를 통해 입력되는 래취된 병렬 PCM 데이터 비트를 반전하여 동시에 출력하는 3상태 인버터와; 상기 제3클럭신호를 입력받아 상기 3상태 버퍼와 3상태 인버터로부터 입력되는 신호를 저장하고 어드레스클럭신호를 입력받아 32개의 타임슬롯을 각 번지에 저장하는 램과; 타임슬롯신호와 클럭신호를 입력받아 상기 어드레스클럭신호를 생성하여 상기 램에 출력하고, 상기 제1클럭신호를 생성하여 상기 직/병렬 쉬프트 레지스터에 출력하고, 상기 제2클럭신호를 생성하여 상기 플립플롭에 출력하고, 상기 제3클럭신호를 생성하여 상기 3상태 버퍼와 3상태 인버터에 출력하고, 상기 제4클럭신호를 생성하여 출력하는 클럭 발생기와; 상기 클럭신호와 상기 클럭 발생기로부터 입력되는 제4클럭신호를 입력받아 상기 램로부터 입력되는 저장된 데이터 비트가 로드되어 직렬 PCM 데이터로 변환하여 출력하는 병/직렬 쉬프트 레지스터를 포함하여 이루어진 것을 특징으로 한다.
도 1은 본 발명의 실시예에 따른 사설교환기에서의 PCM포맷 변환 장치를 나타낸 구성 회로도.
도 2는 본 발명의 실시예에 따른 사설교환기에서의 PCM포맷 변환 장치의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11 : 직/병렬 쉬프트 레지스터 12 : 플립플롭
13 : 3상태 버퍼 14 : 3상태 인버터
15 : 램(RAM) 16 : 병/직렬 쉬프트 레지스터
17 : 클럭 발생기
이하 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 사설교환기에서의 PCM포맷 변환 장치를 나타낸 구성 회로도이고, 도 2는 본 발명의 실시예에 따른 사설교환기에서의 PCM포맷 변환 장치의 타이밍도이다.
본 발명의 실시예에 따른 사설교환기에서의 PCM포맷 변환 장치는 도 1에 도시된 바와 같이, 직/병렬 쉬프트 레지스터(11)와, 플립플롭(12)과, 3상태 버퍼(13)와, 3상태 인버터(14)와, 램(15)과, 병/직렬 쉬프트 레지스터(16)와, 클럭 발생기(17)를 포함하여 이루어진다.
상기 직/병렬 쉬프트 레지스터(11)는 전원단자(B), 입력단자(IN), 클럭단자(CLK) 및 8개의 출력단자(OUT0 ~ OUT7)를 구비하며, 해당 전원단자(B)를 통해 전원(Vcc)를 입력받고 해당 클럭단자(CLK)를 통해 제1클럭신호(CK1)를 입력받고 해당 입력단자(IN)를 통해 입력되는 에이 로우 또는 뮤 로우 형태의 직렬 PCM 데이터(PCMIN)를 병렬로 변환하여 병렬 PCM 데이터 비트를 해당 8개의 출력단자(OUT0 ~ OUT7)를 통해 출력한다.
상기 플립플롭(12)은 그라운드단자(G), 클럭단자(CLK), 8개의 입력단자(IN1 ~ IN8) 및 8개의 출력단자(OUT1 ~ OUT8)를 구비하며, 해당 그라운드단자(G)를 통해 반전되어 접지되어 있고 해당 클럭단자(CLK)를 통해 제2클럭신호(/CK2)를 입력받고 해당 제2클럭신호(/CK2)의 상승(Rising)시간에 해당 8개의 입력단자(IN1 ~ IN8)를 통해 상기 직/병렬 쉬프트 레지스터(11)로부터 병렬 PCM 데이터 비트를 입력받아 동시에 해당 8개의 출력단자(OUT1 ~ OUT8)를 통해 래취(Latch)시킨다.
상기 3상태 버퍼(13)는 입력되는 제3클럭신호(/CK3)가 `로우' 레벨의 신호일 때 상기 플립플롭(12)의 홀수 번째와 여덟 번째 출력단자(OUT1, OUT3, OUT5, OUT7, OUT8)를 통해 입력되는 래취된 병렬 PCM 데이터 비트를 동시에 출력한다.
상기 3상태 인버터(14)는 상기 입력되는 제3클럭신호(/CK3)가 `로우' 레벨의 신호일 때 상기 플립플롭(12)의 여덟 번째를 제외한 짝수 번째 출력단자(OUT2, OUT4, OUT6)를 통해 입력되는 래취된 병렬 PCM 데이터 비트를 반전하여 동시에 출력한다.
상기 램(15)은 접지되어 있는 출력인에이블단자(/OE)와 칩선택단자(/CS), 기록단자(/WR), 8개의 데이터단자(D0 ~ D7) 및 5개의 어드레스단자(A0 ~ A4)를 구비하며, 해당 기록단자(/WR)를 통해 입력되는 제3클럭신호(/CK3)가 `로우' 레벨의 신호일 때 해당 8개의 데이터단자(D0 ~ D7)를 통해 상기 3상태 버퍼(13)와 3상태 인버터(14)로부터 입력되는 신호를 저장하고 해당 5개의 어드레스단자(A0 ~ A4)를 통해 어드레스클럭신호(Q1 ~ Q5)를 입력받아 32개의 타임슬롯을 각 번지에 저장하며, 해당 기록단자(/WR)를 통해 입력되는 제3클럭신호(/CK3)가 `하이' 레벨의 신호일 때 저장된 데이터 비트를 출력한다.
상기 클럭 발생기(17)는 타임슬롯신호(/FH)와 클럭신호(2M)를 입력받아 상기 클럭신호(Q1 ~ Q5, CK1, /CK2 ~ /CK4)를 발생하는데, 상기 어드레스클럭신호(Q1 ~ Q5)를 상기 램(15)에 출력하고 상기 제1클럭신호(CK1)를 상기 직/병렬 쉬프트 레지스터(11)에 출력하고 상기 제2클럭신호(/CK2)를 상기 플립플롭(12)에 출력하고 상기 제3클럭신호(/CK3)를 상기 3상태 버퍼(13)와 3상태 인버터(14)에 출력하고 상기 제4클럭신호(/CK4)를 출력한다.
상기 병/직렬 쉬프트 레지스터(16)는 클럭단자(CLK), 로드단자(LD), 8개의 입력단자(IN0 ~ IN7), 시리얼입력단자(SERIN) 및 출력단자(OUT)를 구비하며, 해당 클럭단자(CLK)를 통해 상기 클럭신호(2M)를 입력받고 해당 시리얼입력단자(SERIN)를 통해 상기 램(15)의 여덟 번째 데이터단자(D7)로부터 저장된 데이터 비트를 입력받고 해당 로드단자(LD)를 통해 상기 클럭 발생기(17)로부터 입력되는 제4클럭신호(/CK4)가 `로우' 레벨의 신호일 때 해당 8개의 입력단자(IN0 ~ IN7)를 통해 상기 램(15)로부터 입력되는 저장된 데이터 비트가 로드되어 직렬 PCM 데이터(PCMOUT)로 변환하여 해당 출력단자(OUT)를 통해 출력한다.
본 발명의 실시예에 따른 사설교환기에서의 PCM포맷 변환 장치의 동작을 다음과 같이 설명한다.
먼저, 에이 로우 또는 뮤 로우 형태로 입력되는 직렬 PCM 데이터(PCMIN)를 병렬로 변환하기 위해서, 전원단자(B), 입력단자(IN), 클럭단자(CLK) 및 8개의 출력단자(OUT0 ~ OUT7)를 구비하고 있는 직/병렬 쉬프트 레지스터(11)는 해당 전원단자(B)를 통해 전원(Vcc)를 입력받고 해당 클럭단자(CLK)를 통해 제1클럭신호(CK1)를 입력받고 해당 입력단자(IN)를 통해 입력되는 직렬 PCM 데이터(PCMIN)를 병렬로 변환하여 병렬 PCM 데이터 비트를 해당 8개의 출력단자(OUT0 ~ OUT7)를 통해 플립플롭(12)에 출력한다. 그리고, 클럭 발생기(17)는 타임슬롯신호(/FH)와 클럭신호(2M)를 인가받아 PCM 데이터를 변환시킬 때 필요한 클럭신호를 생성하는데, 어드레스클럭신호(Q1 ~ Q5)를 생성하여 램(15)에 출력하고 제1클럭신호(CK1)를 생성하여 직/병렬 쉬프트 레지스터(11)에 출력하고 제2클럭신호(/CK2)를 생성하여 플립플롭(12)에 출력하고 제3클럭신호(/CK3)를 생성하여 3상태 버퍼(13)와 3상태 인버터(14)에 출력하고 제4클럭신호(/CK4)를 생성하여 병/직렬 쉬프트 레지스터(16)에 출력한다.
이에, 그라운드단자(G), 클럭단자(CLK), 8개의 입력단자(IN1 ~ IN8) 및 8개의 출력단자(OUT1 ~ OUT8)를 구비하고 있는 상기 플립플롭(12)이 해당 클럭단자(CLK)를 통해 제2클럭신호(/CK2)를 입력받고 해당 제2클럭신호(/CK2)의 상승시간에 해당 8개의 입력단자(IN1 ~ IN8)를 통해 상기 직/병렬 쉬프트 레지스터(11)로부터 병렬 PCM 데이터 비트를 동시에 입력받으면, 해당 제2클럭신호(/CK2)의 상승시간 이후부터는 해당 8개의 출력단자(OUT1 ~ OUT8)를 통해 상기 병렬 PCM 데이터 비트가 동시에 상기 3상태 버퍼(13)과 3상태 인버터(14)에 출력된다.
이에 따라, 에이 로우 또는 뮤 로우 형태로 변환시키기 위해서, 상기 3상태 버퍼(13)는 상기 제3클럭신호(/CK3)와 상기 플립플롭(12)으로부터 래취된 병렬 PCM 데이터 비트를 입력받는데, 상기 제3클럭신호(/CK3)가 `로우' 레벨의 신호일 때 해당 플립플롭(12)의 홀수 번째와 여덟 번째 출력단자(OUT1, OUT3, OUT5, OUT7, OUT8)를 통해 입력되는 래취된 병렬 PCM 데이터 비트를 동시에 램(15)에 출력한다. 그리고, 상기 3상태 인버터(14)도 상기 제3클럭신호(/CK3)와 상기 플립플롭(12)으로부터 래취된 병렬 PCM 데이터 비트를 입력받는데, 상기 제3클럭신호(/CK3)가 `로우' 레벨의 신호일 때 해당 플립플롭(12)의 여덟 번째를 제외한 짝수 번째 출력단자(OUT2, OUT4, OUT6)를 통해 입력되는 래취된 병렬 PCM 데이터 비트를 반전하여 동시에 해당 램(15)에 출력한다.
이렇게 해서, 접지되어 있는 출력인에이블단자(/OE)와 칩선택단자(/CS), 기록단자(/WR), 8개의 데이터단자(D0 ~ D7) 및 5개의 어드레스단자(A0 ~ A4)를 구비하고 있는 상기 램(15)은 해당 기록단자(/WR)를 통해 입력되는 상기 제3클럭신호(/CK3)가 `로우' 레벨의 신호일 때 해당 8개의 데이터단자(D0 ~ D7)를 통해 상기 3상태 버퍼(13)와 3상태 인버터(14)로부터 입력되는 신호를 저장한다. 그리고, 상기 램(15)의 어드레스는 해당 5개의 어드레스단자(A0 ~ A4)를 통해 상기 클럭 발생기(17)로부터 생성된 어드레스클럭신호(Q1 ~ Q5)가 입력되어서 32개의 타임슬롯을 각각의 번지에 저장된다.
이렇게 저장된 데이터 비트의 출력은 한 프레임(Frame)인 125(μs) 전에 저장해 둔 데이터 비트를 새로운 프레임이 시작되는 시정에 PCM 데이터와 동기가 맞혀져 있는 어드레스가 선택될 때 상기 기록단자(/WR)를 통해 입력되는 제3클럭신호(/CK3)가 `하이' 레벨의 신호일 때 출력되어 상기 병/직렬 쉬프트 레지스터(16)에 입력된다. 도 2의 타이밍도를 참고하여 예를 들면, 상기 램(15)의 어드레스가 `00000'이 되는 것은 상기 클럭 발생기(17)의 어드레스클럭신호(Q1 ~ Q5)가 모두 `로우' 레벨의 신호일 경우이고 이 때에 시간슬롯 0의 번지가 되며, 상기 제3클럭신호(/CK3)가 `하이' 레벨인 동안에 한 프레임 전에 상기 램(15)에 저장되어 있는 시간슬롯 0의 데이터가 출력되고 상기 제3클럭신호(/CK3)가 `로우' 레벨로 전환하면 현재 프레임의 시간슬롯 0의 PCM 데이터 비트가 저장된다. 그리고, 만약 상기 램(15)의 어드레스가 `11111'이면 상기 클럭 발생기(17)의 어드레스클럭신호(Q1 ~ Q5)가 모두 `하이' 레벨의 신호일 경우이고 이 때에는 32 번째의 시간슬롯이 선택된다.
그리고 또한, 클럭단자(CLK), 로드단자(LD), 8개의 입력단자(IN0 ~ IN7), 시리얼입력단자(SERIN) 및 출력단자(OUT)를 구비하고 있는 상기 병/직렬 쉬프트 레지스터(16)는 해당 클럭단자(CLK)를 통해 상기 클럭신호(2M)를 입력받고 해당 로드단자(LD)를 통해 상기 클럭 발생기(17)로부터 제4클럭신호(/CK4)를 입력받고 해당 8개의 입력단자(IN0 ~ IN7)를 통해 상기 램(15)로부터 저장되어 있는 데이터를 입력받고 해당 시리얼입력단자(SERIN)를 통해 상기 램(15)의 여덟 번째 데이터단자(D7)로부터 저장되어 있는 데이터를 입력받는데, 해당 로드단자(LD)를 통해 상기 클럭 발생기(17)로부터 입력되는 제4클럭신호(/CK4)가 `로우' 레벨의 신호일 때 해당 8개의 입력단자(IN0 ~ IN7)를 통해 상기 램(15)로부터 입력되는 저장되어 있는 데이터가 로드되어 직렬 PCM 데이터로 변환하여 해당 출력단자(OUT)를 통해 출력한다.
이렇게 함으로써, PCM 포맷은 시간슬롯의 지연없이 전환되어 출력된다. 그리고, PGA(Programmable Gate Array) 또는 ASIC(Application Specified Intergrated Curcuit)화하여 1칩화하면 PCM 데이터를 사용하는 어느 시스템에서도 적용 가능하다.
이상과 같이, 본 발명에 의해 에이 로우 또는 뮤 로우 형태의 PCM포맷을 변환하여 타임 슬롯의 지연없이 서로 다른 포맷을 사용하는 사설교환기 간에 인터페이스를 가능하게 함으로써 PCM 변환 후에 추가 동작이 필요하지 않고 한 시스템 내에서 두 종류의 PCM을 동시에 수용할 수 있다.

Claims (1)

  1. 사설교환기에서의 PCM포맷 변환 장치에 있어서; 제1클럭신호(CK1)를 입력받고, 입력되는 에이 로우 또는 뮤 로우 형태의 직렬 PCM 데이터(PCMIN)를 병렬로 변환하여 병렬 PCM 데이터 비트를 출력하는 직/병렬 쉬프트 레지스터(11)와; 제2클럭신호(/CK2)를 입력받아 상기 직/병렬 쉬프트 레지스터(11)로부터 입력되는 병렬 PCM 데이터 비트를 동시에 래취하는 플립플롭(12)과; 제3클럭신호(/CK3)를 입력받아 상기 플립플롭(12)의 홀수 번째와 여덟 번째 출력단자(OUT1, OUT3, OUT5, OUT7, OUT8)를 통해 입력되는 래취된 병렬 PCM 데이터 비트를 동시에 출력하는 3상태 버퍼(13)와; 상기 제3클럭신호(/CK3)를 입력받아 상기 플립플롭(12)의 여덟 번째를 제외한 짝수 번째 출력단자(OUT2, OUT4, OUT6)를 통해 입력되는 래취된 병렬 PCM 데이터 비트를 반전하여 동시에 출력하는 3상태 인버터(14)와; 상기 제3클럭신호(/CK3)를 입력받아 상기 3상태 버퍼(13)와 3상태 인버터(14)로부터 입력되는 신호를 저장하고 어드레스클럭신호(Q1 ~ Q5)를 입력받아 32개의 타임슬롯을 각 번지에 저장하는 램(15)과; 타임슬롯신호(/FH)와 클럭신호(2M)를 입력받아 상기 어드레스클럭신호(Q1 ~ Q5)를 생성하여 상기 램(15)에 출력하고, 상기 제1클럭신호(CK1)를 생성하여 상기 직/병렬 쉬프트 레지스터(11)에 출력하고, 상기 제2클럭신호(/CK2)를 생성하여 상기 플립플롭(12)에 출력하고, 상기 제3클럭신호(/CK3)를 생성하여 상기 3상태 버퍼(13)와 3상태 인버터(14)에 출력하고, 상기 제4클럭신호(/CK4)를 생성하여 출력하는 클럭 발생기(17)와; 상기 클럭신호(2M)와 상기 클럭 발생기(17)로부터 입력되는 제4클럭신호(/CK4)를 입력받아 상기 램(15)로부터 입력되는 저장된 데이터 비트가 로드되어 직렬 PCM 데이터(PCMOUT)로 변환하여 출력하는 병/직렬 쉬프트 레지스터(16)를 포함하여 이루어진 것을 특징으로 하는 사설교환기에서의 PCM포맷 변환 장치.
KR1019960033982A 1996-08-16 1996-08-16 사설교환기에서의 피씨엠포맷 변환 장치 KR0183344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960033982A KR0183344B1 (ko) 1996-08-16 1996-08-16 사설교환기에서의 피씨엠포맷 변환 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960033982A KR0183344B1 (ko) 1996-08-16 1996-08-16 사설교환기에서의 피씨엠포맷 변환 장치

Publications (2)

Publication Number Publication Date
KR19980014838A KR19980014838A (ko) 1998-05-25
KR0183344B1 true KR0183344B1 (ko) 1999-05-15

Family

ID=19469759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033982A KR0183344B1 (ko) 1996-08-16 1996-08-16 사설교환기에서의 피씨엠포맷 변환 장치

Country Status (1)

Country Link
KR (1) KR0183344B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020063690A (ko) * 2001-01-30 2002-08-05 삼성전자 주식회사 피씨엠 데이터 변환장치 및 방법
KR100462875B1 (ko) * 2002-03-04 2004-12-17 삼성전자주식회사 유무선 통신 시스템의 2m - 8m 데이터 변환 장치

Also Published As

Publication number Publication date
KR19980014838A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
JPH07105818B2 (ja) 並列伝送方式
US3967062A (en) Method and apparatus for encoding data and clock information in a self-clocking data stream
US4020282A (en) High density data processing system
EP0417072A1 (en) An encoder/decoder system and methodology utilizing conservative coding with block delimiters, for serial communication
JPH0158705B2 (ko)
US3921210A (en) High density data processing system
KR100605827B1 (ko) 인코더 및 디코더
US3872255A (en) Digital communications system with time-frequency multiplexing
JPS5964942A (ja) デイジタル伝送システム
CA1062372A (en) Digital data signalling systems and apparatus therefor
US3396239A (en) Signal converting system for startstop telegraph signals
KR0183344B1 (ko) 사설교환기에서의 피씨엠포맷 변환 장치
EP0099749B1 (en) Method for converting digital signals and apparatus for carrying out the method
US4007421A (en) Circuit for encoding an asynchronous binary signal into a synchronous coded signal
US4578797A (en) Asynchronous connecting device
JPH0654475B2 (ja) 遷移の誤りを検出する装置
CA1154539A (en) Code converter for polarity-insensitive transmission systems
US6476738B1 (en) Block interleave circuit
US3665413A (en) Waveform regenerator for use with a digital correlator
JPS6243382B2 (ko)
EP0201935A2 (en) Method and circuit for suppressing sequential "zeroes" data
US6173017B1 (en) Transit modulator for jittering signals
US4186375A (en) Magnetic storage systems for coded numerical data with reversible transcoding into high density bipolar code of order n
US4230903A (en) Data transmission system
US4034404A (en) Signal combining system for binary pulse signals

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee