CS268259B1 - Zapojení pro programovatelné čítání většího počtu událostí - Google Patents
Zapojení pro programovatelné čítání většího počtu událostí Download PDFInfo
- Publication number
- CS268259B1 CS268259B1 CS873826A CS382687A CS268259B1 CS 268259 B1 CS268259 B1 CS 268259B1 CS 873826 A CS873826 A CS 873826A CS 382687 A CS382687 A CS 382687A CS 268259 B1 CS268259 B1 CS 268259B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- block
- input
- bidirectional
- output
- counter
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Zapojení se týká číslicového řízení obráběcích strojů a řeší zapojení pro programovatelné čítání většího počtu událostí. Pořadově číslo čítače událostí, podmínky jeho spuštění, směr čítání a forma zadané čítané hodnoty jsou uloženy v pevné paměti. Řídicí blok testuje podmínku spuštění daného čítače událostí. V případě, že platí podmínka spuštění, přednastaví se obousměrný čítač. Dále řídicí blok interpretuje kód směru čítání a identifikuje příslušnou čítanou událost a její aktuální logickou hodnotu porovná v příslušném kolncidenčním bloku s obsahem odpovídající buňky hranové matice. V případě detekování náběžné hrany na signálu přivedeném do odčítacího nebo přičítacího vstupu čítače událostí se zmenší nebo zvětší o jedničku zapsaný počet čítaných událostí. Na závěr cyklu vyhodnocuje řídicí blok stav čítače událostí a na základě toho nastaví do příslušného stavu vnitřní proměnné ve své operační paměti nebo jednotlivé výstupy výstupního bloku. Řešení se využije zejména pro mikroprocesorové systémy pro řízení výrobních strojů a robotů.
Description
Vynález se týká zapojení pro programovatelné čítání většího počtu událostí.
Z technologických postupů různých výrobních procesů vyplývá požadavek, podle kterého číslicový řídicí systém výrobního stroje musí umožňovat čítání různých událostí, které jsou charakterizovány změnou úrovně nebo výskytem elektrického signálu na vstupu řídicího systému. Jsou známa zapojení řídicích systémů, kde se k čítání událostí probíhajících v řízeném výrobním stroji používají pole sestavená z integrovaných obousměrných čítačů, na jejichž počítací vstupy se přivádí jednotlivé signály, charakterizující čítanou událost a na přednastavovací vstupy se zapisuje zvolený počet událostí, který se má vyhodnotit. Výhodou těchto zapojení je, že se mohou použít k čítání velmi rychlých událostí, řádově statisíce za sekundu. Nevýhodou těchto zapojení je jejich komplikovanost a nespolehlivost, která vzrůstá s počtem potřebných řádů pro čítání událostí. Nevýhodná je také nadbytečnost zapojení z důvodu univerzálnosti řídicího systému, vyžadující dostatečně velký počet čítačů, které při jednodušších technologických programech nebudou využity a které prodražují řídicí systém. Další nevýhodou je i značná energetická spotřeba takovýchto zapojení, zvyšující provozní náklady řídicích systémů pro výrobní stroje.
Pro případ, že postačuje čítat události s nejkratší opakovači dobou ne méně než činí polovina cyklu řídicího systému odstraňuje tyto nevýhody zapojení pro programovatelné čítání většího počtu událostí podle vynálezu. Podstata vynálezu spočívá v tom, že obousměrný povelový vývod hranové odčítací matice je spojen s obousměrným povelovým vývodem hranové přičítací matice, s obousměrným povelovým vývodem stavové matice, s obousměrným povelovým vývodem prvního koincidenčního bloku, s obousměrným povelovým vývodem druhého koincidenčního bloku, s obousměrným povelovým vývodem výběrového bloku, s obousměrným povelovým vývodem řídicího bloku, s obousměrným povelovým vývodem výstupního bloku a s obousměrným povelovým vývodem vstupního bloku. Datový výstup vstupního bloku je spojen s obousměrným datovým vývodem řídicího bloku, s obousměrným datovým vývodem výběrového bloku, s datovým vstupem výstupního bloku, s datovým vstupem druhého koincidenčního bloku, s datovým vstupem prvního koincidenčního bloku, s obousměrným datovým vývodem stavové matice, s obousměrným datovým vývodem hranové přičítací matice a s obousměrným datovým vývodem hranové odčítací matice. Výběrový vstup hranové odčítací matice je spojen s výběrovým vstupem hranové přičítací matice, s výběrovým vstupem stavové matice, s výběrovým vstupem výběrového bloku, s výběrovým vstupem vstupního bloku, s výběrovým vstupem výstupního bloku a s adresovým vývodem řídicího bloku. Povelový výstup řídicího bloku je spojen s povelovým vstupem obousměrného čítače. Datový výstup je spojen s informačním vstupem výběrového bloku. Informační výstup výběrového bloku je spojen s přednastavovacím vstupem obousměrného čítače. Přičítací vstup obousměrného čítače je spojen s datovým výstupem druhého koincidenčního bloku. Odčítací vstup obousměrného čítače je spojen s datovým výstupem prvního koincidenčního bloku. První až poslední datový vstup vstupního bloku je spojen s odpovídající první až poslední vstupní svorkou zapojení. První až poslední výstupní svorka zapojení je spojena s odpovídajícím prvním až posledním datovým výstupem výstupního bloku.
Výhodou uspořádání podle vynálezu je, že umožňuje realizovat proměnný počet nastavitelných obousměrných čítačů událostí bez nutnosti používat nadbytečné integrované čítače. To vede k větší spolehlivosti zapojení, k nižším výrobním a provozním nákladům a k miniaturizaci zapojení. Nastavení předvolby čítaných událostí je programovatelné prostřednictvím pevné nebo operační pamětí nebo přepínači. Tím se rozšiřuje aplikační možnost řídicího systému a umožňuje se efektivně řídit výrobní stroj i podle velmi složitého technologického algoritmu.
Příklad uspořádání podle vynálezu je znázorněn v blokovém schéma na připojeném výkrese.
CS 268 259 Bl
Jednotlivé bloky je možno charakterizovat takto. Hranová odečítací matice ,1 je sestavena z pamětí typu RAM a z pomocných obvodů kombinačního charakteru. Sloužíkuchování vyhodnoceného stavu odčítacího vstupního signálu jednotlivých čítačů událostí. Hranová přičítací matice £ je sestavena z pamětí typu RAM a pomocných obvodů kombinačního charakteru. Slouží k uchování vyhodnoceného stavu přičítacího vstupního signálu jednotlivých čítačů událostí. Stavová matice 3 je sestavena z pamětí typu RAM a pomocných obvodů kombinačního charakteru. Slouží k uchování aktuálního stavu sumy jednotlivých čítaných událostí. První koincidenční blok £ je sestaven z logických obvodů kombinačního a sekvenčního charakteru a slouží k vyhodnocení náběžné hrany odčítacího signálu. Druhý koincidenční blok 5 je sestaven z logických obvodů kombinačního a sekvenčního charakteru a slouží k vyhodnocení náběžné hrany přičítacího signálu. Obousměrný čítač £ je tvořen integrovaným obousměrným čítačem na základě aritmeticko-logické jednotky a pomocnými logickými obvody. Slouží k postupnému čítání předvoleného počtu událostí jednotlivých čítačů, výběrový blok 7 je sestaven z logických obvodů kombinačního a sekvenčního charakteru a slouží k přepínání informací přicházejících na vstupy čítače. Řídicí blok £ je realizován integrovaným řadičem, operační pamětí typu RAM, pevnou pamětí typu EPROM a potřebnými podpůrnými logickými obvody. Řeší základní funkce zapojení a koordinuje vzájemnou činnost ostatních bloků. Vstupní blok 9 se skládá ze statických pamětí a protiporuchových členů. Zprostředkovává přenos dvouhodnotových informací mezi obráběcím strojem a řídicím systémem.
Zapojení jednotlivých bloků obvodu pro programovatelné čítání většího počtu událostí je provedeno takto. Obousměrný povelový vývod 11 hranové odčítací matice £ je spojen s obousměrným povelovým vývodem 21 hranové přivítací matice 2, s obousměrným povelovým vývodem 31 stavové matice 3, s obousměrným povelovým vývodem £2 prvního koincidenčního bloku £, s obousměrným povelovým vývodem 52 druhého koincidenčního bloku £, s obousměrným povelovým vývodem 73 výběrového bloku 7, s obousměrným povelovým vývodem 82 řídicího bloku £, s obousměrným povelovým vývodem 152 výstupního bloku 15 a s obousměrným povelovým vývodem 93 vstupního bloku 9. Datový výstup 92 vstupního bloku 9 je spojen s obousměrným datovým vývodem 83 řídicího bloku 8, s obousměrným datovým vývodem 72 výběrového bloku 7, s datovým vstupem 151 výstupního bloku £5. s datovým vstupem 51 druhého koincidenčního bloku £, s datovým vstupem 41 prvního koincidenčního bloku £, s obousměrným datovým vývodem 32 stavové matice £, s obousměrným datovým vývodem 22 hranové přičítací matice 2 a s obousměrným datovým vývodem 12 hranové odčítací matice £. Výběrový vstup 13 hranové odčítací matice £ je spojen s výběrovým vstupem 23 hranové přičítací matice 2, s výběrovým vstupem 33 stavové matice 3, s výběrovým vstupem 71 výběrového bloku 7, s výběrovým vstupem 9£ vstupního bloku 9, s výběrovým vstupem 153 výstupního bloku 15 a s adresovým vývodem 84 řídicího bloku 8. Povelový výstup 8I řídicího bloku 8 jc spojen :: |>ove I ovýin v:ilU|H:in <>_l obousiiiěrného CÍLuče £. Datový výstup 6 4 obousměrného čítače 6 je spojen s informačním vstupem 75 výběrového bloku 7. Informační výstup 74 výběrového bloku 7 je spojen s přednastavovacím vstupem 65 obousměrného čítače £. Přičítací vstup 61 obousměrného čítače 6 je spojen s datovým výstupem 53 druhého koincidenčního bloku 5. Odčítací vstup 62 obousměrného čítače £ je spojen s datovým výstupem 43 prvního koincidenčního bloku £. První až poslední datový vstup 94.1 až 94.n vstupního bloku 9 je spojen s odpovídající první až poslední vstupní svorkou 201 až 20n zapojení. První až poslední výstupní svorka 301 až 30n zapojení je spojena s odpovídajícím prvním až posledním datovým výstupem 154.1 až 154,n výstupního bloku 15.
Zapojení pracuje takto. Obsah jednotlivých čítačů událostí je uložen na stavové matici J. Po spuštění vynuluje řídicí blok 8 stavovou matici 3 a obě hranové matice £ a 2. Pořadová ěísla čítačů událostí, podmínky jejich spuštění, směr čítání a forma žádané čítané hodnoty jsou uloženy kódované v pevné paměti řídicího bloku £, který tyto kódy cyklicky interpretuje a řídí tak činnost zapojení. Řídicí blok 8 při tom nejprve testuje
CS 268 259 Bl - 3 podmínku spuštění daného čítače událostí, pokud podmínka závisí na signálu přiváděném ze stroje, potom se tento signál do řídicího bloku 8 přenese prostřednictvím vstupního bloku 9. Vstupní blok 9 načítá signály přiváděné prostřednictvím první až poslední vstupní svorky 201 až 2On zapojení na odpovídající první až poslední datový vstup 94.1 až 94n vstupního bloku 2· žádaný signál se vybere s pomocí informací postupujících z obousměrného povelového vývodu 82 a z adresového výstupu 84 řídicího bloku 8 k obousměrnému povelovému vývodu 93 a k výběrovému vstupu 91 vstupního bloku 9 a přenáší se do datového vývodu 83 řídicího bloku 8. Pokud podmínka spuštění čítače událostí závisí na vnitřním signálu řídicího bloku El> potom se tento signál přečte z jeho operační paměti typu RAM. V případě, že platí podmínka spuštění daného čítače událostí, zapíše řídicí blok 8 čítanou hodnotu žádaného počtu událostí na příslušné místo, odpovídající číslu čítače událostí do stavové matice 3. Počet čítaných událostí se při tom může v závislosti na kódu v pevné paměti řídicího bloku 8 přenést bud ve formě konstanty z pevné paměti, nebo ve formě proměnné hodnoty z operační paměti, nebo ve formě proměnné hodnoty nebo konstanty přiváděné do zapojení prostřednictvím vstupního bloku 2· v dalším kroku se na pokyn z řídicího bloku 8 načte pro daný jednotlivý čítač událostí informace z obousměrného datového vývodu 32 stavové matice 2 na obousměrný datový vývod 72 výběrového bloku 7. Odtud se čítaná hodnota přenese prostřednictvím informačního výstupu 74 na přednastavovací vstup 65 obousměrného čítače ý. Po příchodu povelu z řídicího bloku 8 na povelový vstup 63 se obousměrný čítač 6 přednastaví na příslušnou čítanou hodnotu. Dále řídicí blok 8 interpretuje kód směru čítání a identifikuje příslušnou čítanou událost a její aktuální logickou hodnotu porovná v příslušném koincidenčním bloku 2 a 2 s obsahem odpovídající buňky hranové matice 2 a 2. Pro odčítací vstup se informace o přítomnosti náběžné hrany zjistí v prvním koincidenčním bloku 2< áo kterého se porovnávaná data přivádějí prostřednictvím jeho datového vstupu 41 na základě informace podávané z řídicího bloku 8 na obousměrný povelový vývod 42 prvního koincidenčního bloku 2· v případě zjištění náběžné hrany na signálu přivedeném na odčítací vstup čítače událostí, vyšle první koincidenční blok 2 ze svého datového výstupu 43 signál na odčítací vstup 62 obousměrného čítače 2· Obousměrný čítač 6 zmenší o jedničku zapsaný počet čítaných událostí. V opačném případě se aktuální logická hodnota signálu přiváděného na odčítací vstup čítače událostí zanese na příslušné místo do hranové odčítací matice 2- Pro přičítací vstup čítače událostí se informace o přítomnosti náběžné hrany detekuje ve druhém koincidenčním bloku 5, do kterého se porovnávaná data přivádějí prostřednictvím jeho datového vstupu 51 na základě informace podávané z řídicího bloku 2 na obousměrný povelový vývod 52 druhého koincidenčního bloku 5. V případě detekování náběžné hrany na signálu přivedeném na přičítací vstup čítače událostí, vyšle druhý koincidenční blok 5 ze svého datového výstupu 53 signál na přičítací vstup 61 obousměrného čítače 6. Obousměrný čítač 2 zvětší o jedničku zapsaný počet čítaných událostí. V opačném případě se aktuální logická hodnota signálu přiváděného na přičítací vstup čítače událostí zanese na příslušné místo do hranové přičítací matice 2. Po vyhodnocení odčítacího a přičítacího signálu se obsah obousměrného čítače 2 přenese z jeho datového výstupu 64 na informační výstup 75 výběrového bloku 7 odkud se zanese na příslušné místo ve stavové matici 2· Na závěr cyklu pro každý čítač událostí vyhodnocuje řídicí blok 8 podle údajů ve své pevné paměti stav daného čítače událostí a na základě toho převede do příslušného stavu vnitřní proměnné ve své operační paměti nebo jednotlivé odpovídající datové výstupy výstupního bloku 22· Tímto způsobem řídicí blok 8 zpracovává všechny čítače událostí a celý cyklus se periodicky opakuje.
Vynálezu se využije zejména u mikroprocesorových systémů pro řízení výrobních strojů, robotů a dalších zařízení, kde je nutné pro zajištění správného chodu technologického programu realizovat větší počet čítačů událostí.
Claims (1)
- PŘEDMĚT VYNÁLEZUZapojení pro programovatelné čítání většího počtu událostí, vyznačující se tím, že obousměrný povelový vývod /11/ hranové odčítací matice /1/ je spojen s obousměrným povelovým vývodem /21/ hranové přičítací matice· /2/, s obousměrným povelovým vývodem /31/ stavové matice /3/, s obousměrným povelovým vývodem /42/ prvního koincidenčního bloku /4/, s obousměrným povelovým vývodem /52/ druhého koincidenčního bloku /5/, s obousměrným povelovým vývodem /73/ výběrového bloku /7/, s obousměrným povelovým vývodem /82/ řídicího bloku /8/, s obousměrným povelovým vývodem /152/ výstupního bloku /15/, s obousměrným povelovým vývodem /93/ vstupního bloku /9/, jehož datový výstup /92/ je spojen s obousměrným datovým vývodem /83/ řídicího bloku /8/, s obousměrným datovým vývodem /72/ výběrového bloku /7/, s datovým vstupem /151/ výstupního bloku /15/, s datovým vstupem /51/ druhého koincidenčního bloku /5/, s datovým vstupem /41/ prvního koincidenčního bloku /4/, s obousměrným datovým vývodem /32/ stavové matice /3/, s obousměrným datovým vývodem /22/ hranové přičítací matice /2/, s obousměrným datovým vývodem /12/ hranové odčítací matice /1/, jejíž výběrový vstup /13/ je spojen s výběrovým vstupem /23/ hranové přičítací matice /2/, s výběrovým vstupem /33/ stavové matice /3/, s výběrovým vstupem /71/ výběrového bloku /7/, s výběrovým vstupem /91/ vstupního bloku /9/, s výběrovým vstupem /153/ výstupního bloku /15/ a s adresovým vývodem /84/ řídicího bloku /8/, jehož povelový výstup /81/ je spojen s povelovým vstupem /63/ obousměrného čítače /6/, jehož datový výstup /64/ je spojen s informačním vstupem /75/ výběrového bloku /7/, jehož informační výstup /74/ je spojen s přednastavďvacím vstupem /65/ obousměrného čítače /6/, jehož přičítací vstup /61/ je spojen s datovým výstupem /53/ druhého koincidenčního bloku /5/ a odčítací vstup /62/ obousměrného čítače /6/ je spojen s datovým výstupem /43/ prvního koincidenčního bloku /4/, přičemž první až poslední datový vstup /94.1/ až /94.n/ vstupního bloku /9/ je spojen s první až poslední vstupní svorkou /201/ až /20n/ zapojení, jehož první až poslední výstupní svorka /301/ až /30n/ je spojena s prvním až posledním datovým výstupem /154.1/ až /154.n/ výstupního bloku /15/.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS873826A CS268259B1 (cs) | 1987-05-27 | 1987-05-27 | Zapojení pro programovatelné čítání většího počtu událostí |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS873826A CS268259B1 (cs) | 1987-05-27 | 1987-05-27 | Zapojení pro programovatelné čítání většího počtu událostí |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS382687A1 CS382687A1 (en) | 1989-08-14 |
| CS268259B1 true CS268259B1 (cs) | 1990-03-14 |
Family
ID=5379488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS873826A CS268259B1 (cs) | 1987-05-27 | 1987-05-27 | Zapojení pro programovatelné čítání většího počtu událostí |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS268259B1 (cs) |
-
1987
- 1987-05-27 CS CS873826A patent/CS268259B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS382687A1 (en) | 1989-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3827030A (en) | Programmable controller using a random access memory | |
| US4219875A (en) | Digital event input circuit for a computer based process control system | |
| US4099253A (en) | Random access memory with bit or byte addressing capability | |
| EP0055348B1 (en) | Reprogrammable array logic systems | |
| US4660140A (en) | Control arrangement for a vehicle seat adjusting mechanism having a self checking, reduced terminal, microcomputer | |
| US4217658A (en) | Process control system that controls its outputs according to the results of successive analysis of the vertical input columns of a hypothetical ladder diagram | |
| US4247901A (en) | Programmable dual stack relay ladder diagram line solver and programming panel therefor with prompter | |
| US3761882A (en) | Process control computer | |
| CS268259B1 (cs) | Zapojení pro programovatelné čítání většího počtu událostí | |
| US3909801A (en) | Program control device | |
| USRE25599E (en) | Stored address memory | |
| KR900003884A (ko) | 대규모 반도체 집적회로 장치 | |
| EP0048848B1 (en) | Device controlled by programmed modular controller means with selfchecking | |
| US3651495A (en) | Active memory | |
| US4206507A (en) | Field programmable read only memories | |
| SU1617675A1 (ru) | Устройство управлени переключением резерва | |
| US3193666A (en) | Computer control systems | |
| US4130886A (en) | Circuit for rearranging word bits | |
| US3200377A (en) | Circuit selector system employing plural stepping switches | |
| KR950014977B1 (ko) | 동작 패널 제어 장치 | |
| JP3051788B2 (ja) | プログラマブルコントローラ | |
| GB1100460A (en) | Circuit arrangement for indicating a switch position | |
| PL109527B1 (en) | Storage system | |
| SU676987A2 (ru) | Устройство дл адресовани подвижных объектов | |
| CS277447B6 (cs) | Zapojení ovládací jednotky strojního zařízení |