CS264916B1 - Zapojení pro řízené zpožďování analogových impulsů - Google Patents

Abstract

Řešení spadá do oblasti elektroniky a bylo vyvinuto především pro přístroje jaderné techniky. Zapojení řeší řízené zpožďování analogových impulsů při značném zjednodušení, tj. minimalizaci součástek oproti stávajícím řešením. Technické parametry přitom zůstávají na stejné úrovni. Podstatu zapojení tvoří první monostabilní klopný obvod, jehož první vstup je připojen k přepínacímu kontaktu přepínače, druhý vstup ke svorce logického vstupu, nulovací vstup ke svorce externího řízení zpoždění a přímý výstup k pevnému kontaktu přepínače. Jeho druhý pevný kontakt je spojen s bránovací svorkou a negovaný výstup je připojen přes integrační člen na první vstup druhého monostabilního klopného obvodu, jehož druhý . vstup je připojen přes člen pro posuv napětové úrovně na první vstup druhého monostabilního klopného obvodu, jehož nulovací vstup je připojen ke svorce excerního vzorkování a přímý výstup na logický vstup vzorkovacího zesilovače.

Description

Vynález se týká zapojení pro řízené zpožďování analogových impulsů, využívaného především v přístrojích jaderné techniky.

Dosud známá zapojení pro řízené zpožďování analogových impulsů využívají zpoždování linek s konstantním zpožděním, řazené do série s přepínačem. Zpoždění těchto obvodů však není možno plynule řídit a přenos je silně závislý na zpoždění. U běžných zpožďovacích zesilovačů je možno dosáhnout zpoždění v rozmezí od 0,25 do 4,75/js, řízeného po skocích 0,25 /us, přičemž změna přenosu činí až + 4 %. Jiné známé řešení využívá pro zpoždovací obvody diskrétních součástek, zpravidla tranzistorů. Tato koncepce se vyznačuje vysokou ekonomickou náročností, danou větší pracností, složitějším nastavováním a podobně. Zapojení pro řízené zpoždování analogových impulsů je dále možno realizovat pomocí integrovaných obvodů typu Sample£ Hold ve spojení s lineární branou a ovládacími logickými obvody, nebo také kombinaci převodníku A/D, pamětí, časového obvodu a převodníku D/A. Posledně popsaná řešení jsou obvodově velice složitá a vysoké výrobní náklady nejsou přiměřené dosaženým účinkům.

Výše uvedené nedostatky odstraňuje zapojeni pro řízené zpoždování analogových impulsů podle vynálezu. Je tvořeno prvním monostabilním klopným obvodem, jehož první vstup je připojen k přepínacímu kontaktu přepínače, druhý vstup ke svorce logického vstupu, nulovací vstup ke svorce externího řízení zpoždění, přímý výstup k pevnému kontaktu přepínače, jehož druhý pevný kontakt je spojen se svorkou bránovacího vstupu a negovaný výstup je připojen přes integrační člen na první vstup druhého monostabilního klopného obvodu. Jeho druhý vstup je připojen přes člen pro posuv napětové úrovně na první vstup druhého monostabilního klopného obvodu, jehož nulovací vstup je připojen ke svorce externího vzorkování a přímý výstup na logický vstup vzorkovacího zesilovače. K negovanému nebo přímému výstupu druhého monostabilního klopného obvodu je připojen druhý vstup dvouvstupového logického členu, jehož první vstup je připojen na přímý, nebo negovaný výstup prvního monostabilního klopného obvodu. Výstup dvouvstupového logického členu je připojen na ovládací vstup spínacího členu, jehož analogovaný vstup je spojen se svorkou analogového vstupu a výstup je připojen na analogový vstup vzorkovacího zesilovače, jehož výstup je přes derivační člen připojen na svorku analogového výstupu. K výstupu derivačního členu je paralelně připojena dioda.

Zapojení podle vynálezu minimalizuje počet součástek, aniž by omezilo běžně využívané funkce obvodu. Vzorkovací zesilovač je využit jak ke vzorkování vstupního, tak pro produkci výstupního analogového impulsu. Rovněž druhý monostabilní klopný obvod je využit k produkci dvou vzorkovacích impulsů, nutných pro dosažení řízeného zpoždění. Minimalizace počtu aktivních součástek snižuje výrobní náklady na zařízení, v nichž je obvod využit, z hlediska úspory materiálů a místa, snadněji montáže a nastavování, menší pravděpodobností poruch.

Na přiložených výkresech je na obr. 1 znázorněno principiální schéma zapojení podle vynálezu, na obr. 2 jsou uvedeny možné varianty dvouvstupového logického členu a na obr. 3 průběhy signálů v důležitých uzlech zapojení, uvedeného na obr. 1.

Svorka 14 analogového vstupu je připojena na analogový vstup spínacího členu _3> který je dále spojen s analogovým vstupem vzorkovacího zesilovače JL s pamětovým kondenzátorem 2. Výstup vzorkovacího zesilovače _1 je připojen přes derivační člen J3, k němuž je paralelně připojena dioda 9_ na svorku 19 analogového výstupu. Ovládací vstup spínacího členu 3. je připojen na výstupu dvouvstupového logického členu 10, jehož vstup je připojen na přímý výstup 44, nebo negovaný výstup 45 prvního monostabilního klopného obvodu £ a jehož druhý vstup je připojen na negovaný výstup 55 nebo přímý výstup 54 druhého monostabilního obvodu _5. První monostabilní klopný obvod 4. obsahuje první časovači člen 6_ a jeho první vstup 41 je připojen přes přepínač 11 na vlastní přímý výstup 44, druhý vstup 42 je připojen ke svorce 16 logického vstupu, nulovací vstup 43 je připojen ke svorce 17 externího 'řízení zpoždění a negovaný výstup 45 je přes integrační člen 12 připojen na první vstup 51 druhého monostabilního klopného obvodu _5. Ten obsahuje druhý časovači člen 2 ^{a m}^· druhý vstup 52 připojen přes člen 13 pro posuv napětové úrovně na svůj první vstup 51, nulovací vstup 53 ke svorce 18 externího vzorkování a přímý výstup 54 na logický vstup vzorkovacího zesiCS 264 916 Bl lovače _1. Bránovací svorka 15 je připojena k druhému pevnému kontaktu přepínače 11. Časové okamžiky t , t^, t₂, t^ určují intervaly, v nichž je zpožďovaný analogový impuls vzorkován, přičemž 6_θί 6-^ ft₂' ^3 ^značí velikost zpoždění vstupního signálu na výstupech monostabilního klopného obvodu 2·

Analogový impuls přichází v čase t přes spínací člen 2 na vstup vzorkovacího zesilovače 1, kde je vzorkován v časových intervalech t + , t. a t- + £-, t-. Okamtižá hodnota analogového impulsu v čase t^, která odpovídá jeho maximu a současně konci prvého vzorkovacího impulsu, je držena na paměiovém kondenzácoru _2 až do doby + í>₂, kdy začíná druhý vzorkovací impuls. V Časovém intervalu t₂ + spínací člen 2 zkratuje vstup vzorkovacího zesilovače 2 ^a způsobí vybití pamětového kondenzátoru 2_. Závěrná hrana drženého analogového impulsu je přenesena derivačním členem 2 na svorku 19 analogového výstupu. Náběžná hrana, která jí předcházela, byla zkratována diodou 2/ která musí být polována podle polarity výstupních impulsů. V případě kladných výstupních impulsů je uzemněná anoda diody 2· Časový interval mezi vzorkovacími impulsy t_Q, určuje zpoždění analogového impulsu.

Kladný logický impuls, přicházející v koincidenci s analogovým impulsem na druhý vstup 42 prvního monostabilního klopného obvodu 4., vyvolá na jeho přímém a negovaném výstupu 44, 45 navzájem inverzní logický impuls o délce t₂ - t^, která je dána prvním časovacím členem 6. Impuls je možno zkracovat převedením úrovně L na nulovací vstup 43 prvního monostabilního klopného obvodu 4_, kterým současně lze externě řídit zpoždění. Je-li první vstup 41 prvního monostabilního klopného obvodu _4 spojen přepínačem 11 s vlastním přímým výstupem 44, je zpoždovací obvod necitlivý na impulsy, přecházející v časovém intervalu t^, t₂·

Z negovaného výstupu 45 prvního monostabilního klopného obvodu 4_ je veden impuls na první a druhý vstup 51, 52 druhého monostabilního klopného obvodu 2· Integrační člen 12 a člen 13 pro posuv napětové úrovně způsobí časový a úrovňový posuv impulsu mezi oběma vstupy, takže druhý monostabilní klopný obvod 2 3^e spuštěn jak náběžnou hranou, tak závěrnou hranou impulsu z prvého monostabilního klopného obvodu 4.· Přímý výstup 54 druhého monostabilního klopného obvodu 2 produkuje v časovém intervalu t + ^ol^tl ^{d fc}2 ⁺ ^2' ^3 dvojici vzorkovacích impulsu pro vzorkovací zesilovač 2· Jejich délka je dána druhým časovacím členem 7 a čas vzorkování je možno zkracovat přivedením úrovně L na nulovací vstup 53 druhého monostabilního klopného obvodu 2· Současně s druhým vzorkovacím impulsem v intervalu t₂ + $2' produkuje dvouvstupový logický člen 10 spínací impuls pro spínací člen 2· Podle konkrétní obvodové situace a požadavku na polaritu spínacího impulsu je možno volit alternativní zapojení dvouvstupového logického členu 10 tak, aby produkoval spínací impuls žádané polarity jen tehdy, nachází-li se první monostabilní klopný obvod 2 ^v klidovém stavu a druhý monostabilní klopný obvod 5 v pracovním stavu. Použitelnost všech uvedených variant dvouvstupového logického členu 10 vyplývá z ekvivalence funkcí OR-NAND a AND-NOR při negaci vstupních úrovní.

Zapojení je použito v přístroji pro řízené zpožďování analogových impulsů v rozsahu 25 až 250>us. V celém časovém rozsahu bylo dosaženo změny přenosu cca 0,1 %.

Zapojení podle vynálezu může být dále použito jako základní stavební prvek v přístrojích pro vzorkování pomalých dějů s jejich vybavením v určeném čase, v přístrojích pro analogový součet amplitud impulsů přecházejících se stálým nebo proměnným časovým posuvem, ve vyrovnávací analogové paměti. U všech uvedených aplikací může zapojení současně plnit funkci lirteární brány, řízené logickou úrovní.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení pro řízené zpoždováni analogových impulsů tvořené vzorkovacím zesilovačem a časovacími obvody, vyznačující se tím, že je tvořeno prvním nomostabilním klopným obvodem (4), jehož první vstup (41) je připojen k přepínacímu kontaktu přepínače (11), druhý vstup (42) ke svorce (16) logického vstupu, nulovací vstup (43) ke svorce (17) externího řízení zpoždění, přímý výstup (44) k pevnému kontaktu přepínače (11), jehož druhý pevný kontakt je spojen s bránovaci svorkou (15) a negovaný výstup (45) je připojen přes integrační člen (12) na první vstup (51) druhého monostabilního klopného obvodu (5), jehož druhý vstup (52) je připojen přes člen (13) pro posuv napětové úrovně na první vstup (51) druhého monostabilního klopného obvodu (5), jehož nulovací vstup (53) je připojen ke svorce (18) externího vzorkování a přímý výstup (54) na logický vstup vzorkovacího zesilovače (1), přičemž k negovanému výstupu (55), nebo k přímému výstupu (54) druhého monostabilního klopného obvodu (5) je připojen druhý vstup dvouvstupového logického členu (10), jehož první vstup je připojen na přímý výstup (44) nebo negovaný výstup (45) prvního monostabilního klopného obvodu (4), přičemž výstup dvouvstupového logického členu (10) je připojen na ovládací vstup spínacího členu (3), jehož analogový vstup je spojen se svorkou (14) analogového vstupu, druhý výstup je uzemněn a první výstup je připojen na analogový vstup vzorkovacího zesilovače (1), jehož výstup je připojen přes derivačni člen (8) na svorku (19) analogového výstupu, přičemž k výstupu derivačního členu (8) je paralelně připojena dioda (9).