CS264826B1 - Synchrónny klopný obvod s funkciou zachytenia význačného signálu - Google Patents

Synchrónny klopný obvod s funkciou zachytenia význačného signálu Download PDF

Info

Publication number
CS264826B1
CS264826B1 CS869435A CS943586A CS264826B1 CS 264826 B1 CS264826 B1 CS 264826B1 CS 869435 A CS869435 A CS 869435A CS 943586 A CS943586 A CS 943586A CS 264826 B1 CS264826 B1 CS 264826B1
Authority
CS
Czechoslovakia
Prior art keywords
flip
flop
gate
input
asynchronous
Prior art date
Application number
CS869435A
Other languages
English (en)
Slovak (sk)
Other versions
CS943586A1 (en
Inventor
Jaroslav Ing Stepanek
Ladislav Prom Fyz Heglas
Original Assignee
Jaroslav Ing Stepanek
Ladislav Prom Fyz Heglas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jaroslav Ing Stepanek, Ladislav Prom Fyz Heglas filed Critical Jaroslav Ing Stepanek
Priority to CS869435A priority Critical patent/CS264826B1/cs
Publication of CS943586A1 publication Critical patent/CS943586A1/cs
Publication of CS264826B1 publication Critical patent/CS264826B1/cs

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Description

Vynález rieši problém zapojenia číslicového obvodu, ktorého funkciou je ziskanie informácie o přítomnosti signálu s význačnou logickou úrovňou v priebehu doby, určenej vonkajším strobovacím signálom. Typické použitie takéhoto obvodu je v testeroch logických integrovaných obvodov, kde sa jeho pomocou zachytává informácia, či sa na testovanom vývode v době určenej strobovacím signálom neobjavila chyba,
Sú známe rĎzné riešenia uvedenej problematiky s využitím štandardných klopných obvodov, ich spoločnou nevýhodou je nutná existencia mazacieho vstupu, ktorý klopný obvod před strobovacou dobou vymazává svoj obsah.
Uvedenú nevýhodu rieši zapojenie synchrónneho klopného obvodu podlá vynálezu, u ktorého dva asynchronně R-S klopné obvody, z ktorých vstupy prvého asynchrónného R-S klopného obvodu sú připojené na vonkajší riadici a strobovací vstup a u ktorých jeden z výstupov prvého asynchrónného R-S klopného obvodu je připojený na jeden zo vstupov druhého asynchrónného R-S klopného obvodu, sú doplněné o synchronizačně hradlo. Vstupy synchronizačného hradla sú připojené na vonkajší riadiaci a strobovací vstup a na ten z výstupov prvého asynchrónného R-S klopného obvodu, ktorý je připojený vnútornou vSzbou na druhý asynchrónny R-S klopný obvod. Výstup synchrónnizačného hradla je připojený na druhý vstup druhého R-S klopného obvodu.
Výhoda synchrónneho klopného obvodu podlá vynálezu je v tom, že umožňuje zachytit příchod signálu v době určenej aktívnou úrovňou na strobovacom vstupe, pričom zařátočnou hranou strč bovacieho signálu vymadzáva klopný obvod svoj predchádzajúci obsah.
Zapojenie synchrónneho klopného obvodu pre zachytávanie signálu s význačnou logickou úrovňou je na obr.
Prvý asynchrónny R-S klopný obvod RS1 je tvořený negujúcirai dvojstupovými hradlami •'2 a 3, druhý asynchrónny R-S klopný obvod RS2 je tvořený negujúcimi dvojvstupovými hradlami 4 a 5. Pomocné hradlo je označené symbolom 2· Vstup 100 strobovacieho signálu je připojený na vstup 12 hradla 2 a vstup 21 hradla 2. Vstup 200 dátového signálu je připojený na vstup 22 hradla 2 a vstup 32 hradla 3. Výstup 10 hradla 1. je připojený na vstup 41 hradla 4· Výstup 20 hradla 2 je připojený na vstup 52 hradla 5 a vstup 32 hradla 2 a vstup 13 hradla 1· Výstup 30 hradla 2 je připojený na vstup 22 hradla 2. Výstup 40 hradla 4 je připojený na vstup 51 hra dla 5. Výstup 50 hradla 2 je připojený na vstup 42 hradla 4.
V případe realizáoie zapojenia podlá obr. 1 pomocou súčinových negajúcich hradiel je doba strobovania určená úrovňou H na strobovacom vstupe 100 a význačný signál, ktorý je klopným obvodom v době strobovania zachytávaný, je signál s úrovňou L na dátovom vstupe 200. Příchodem strobovacieho signálu H na vstup 100 sa v případe, že vstup 200 je na úrovni H vytvoří na výstupe 10 pomocného hradla 2 úroveň L, čím sa výstupný R-S klopný obvod uvedie do stavu H na výstupe 40, nezávisle na tom, aký bol jeho predchádzajúci stav. Popísaná činnost představuje vymazanie klopného obvodu začiatočnou hranou strobovacieho signálu. Príchodom úrovně L na dátový vstup 200 sa v případe doby strobovania, t.j. přítomnosti úrovně H na .strobovacom vstupe 100 uvedie výstup 30 hradla 2 <3° úrovně H a následné výstup 20 hradla 2 do úrovně L. Úroveň L na výstupe 20 jednak preklop'í výstupný R-S klopný obvod do stavu L na výstupe 40, jednak zruši vplyv vstupu 200 na hradla 2 a 1 v Případe, ak sa tento nevrátí sp3t do úrovně H. Informácia o příchode úrovně L v době strobovania tak zostane zachovaná. V době přítomností úrovně ”L” na strobovacom vstupe l_0£ sú výstupy 10 hradla 2 a 20 hradla 2 v úrovni ”H”, takže výstupný R-S klopný obvod neovlivňujú. Informácia o příchode úrovně L v době strobovania tak zostáva dalej zachovaná, až do příchodu začiatočnej hrany strobovaciho impulzu, kedy sa obsah klopného obvodu vymazává.

Claims (3)

PREDMET VYNÁLEZU
1. Synchrónny klopný obvod s funkciou zachytenia význačného signálu, pozostávajúci z dvoch asynchrónnych R-S klopných obvodov, pričom výstup prvého hradla prvého asynchrónneho R-S klopného obvodu je připojený na riadiaci vstup druhého hradla druhého asynchrónneho R-S klopného obvodu, strobovací vstup synchrónneho klopného obvodu je připojený na riadiaci vstup prvého hradla prvého asynchrónneho R-S klopného obvodu, dátový vstup synchrónneho klopného obvodu je připojený na riadiaci vstup druhého hradla prvého asynchrónneho R-S klopného obvodu a dátový výstup synchrónneho klopného obvodu je tvořený výstupom druhého R-S klopného obvodu, vyznačujúci sa tým, že.riadiaci vstup (41) prvého hradla (4) druhého asynchrónneho R-S klopného obvodu (RS2) je připojený na výstup (10) synchronizačného hradla (1), pričom prvý vstup (11) synchronizačného hradla (1) je připojený na dátový vstup (200) synchrónneho klopného obvodu, druhý vstup (12) synchronizačného hradla (1) je připojený na strobovací vstup (100) synchrónneho klopného obvodu a třetí vstup (13) synchronizačného hradla (1) je připojený na výstup (300) prvého asynchrónneho klopného obvodu (RS1), tvořený výstupom (20) prvého hradla (2) tohto klopného obvodu (RS1).
2. Synchrónny klopný obvod podlá bodu 1, vyznačujúci sa tým, že synchronizačně hradlo (1), ako aj hradlá (2, 3, 4, 5) oboch asynchrónnych R-S klopných obvodov (RS1, RS2) sú tvořené súčinovým.i negujúcimi hradlami.
3. Synchrónny klopný obvod podlá bodu 1, vyznačujúci sa tým, že synchronizačně hradlo (1), ako aj hradlá (2, 3, 4, 5) oboch asynchrónnych R-S klopných obvodov (RS1, RS2) sú tvořené súčtovými negujúcimi hradlami.
CS869435A 1986-12-17 1986-12-17 Synchrónny klopný obvod s funkciou zachytenia význačného signálu CS264826B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS869435A CS264826B1 (sk) 1986-12-17 1986-12-17 Synchrónny klopný obvod s funkciou zachytenia význačného signálu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS869435A CS264826B1 (sk) 1986-12-17 1986-12-17 Synchrónny klopný obvod s funkciou zachytenia význačného signálu

Publications (2)

Publication Number Publication Date
CS943586A1 CS943586A1 (en) 1988-12-15
CS264826B1 true CS264826B1 (sk) 1989-09-12

Family

ID=5444648

Family Applications (1)

Application Number Title Priority Date Filing Date
CS869435A CS264826B1 (sk) 1986-12-17 1986-12-17 Synchrónny klopný obvod s funkciou zachytenia význačného signálu

Country Status (1)

Country Link
CS (1) CS264826B1 (cs)

Also Published As

Publication number Publication date
CS943586A1 (en) 1988-12-15

Similar Documents

Publication Publication Date Title
US5255239A (en) Bidirectional first-in-first-out memory device with transparent and user-testable capabilities
US5357613A (en) Time-domain boundary buffer method and apparatus
US4107651A (en) Glitch detector
CS264826B1 (sk) Synchrónny klopný obvod s funkciou zachytenia význačného signálu
US4082218A (en) Potential failure detecting circuit having improved means for detecting transitions in short duration signals
US4750179A (en) Selective prevention of bipolar violation detection
KR880008338A (ko) 하나의 일-방향 장치만을 구비한 양방향 반도체장치
US4972518A (en) Logic integrated circuit having input and output flip-flops to stabilize pulse durations
US4093851A (en) Means and methods for detecting the possibility of a failure occurring in the operation of a digital circuit
KR890003010A (ko) 프로그래머블 출력을 갖는 집적회로 칩을 검사하는 방법 및 회로
KR910000152Y1 (ko) 자기테이프의 오버런/언더런 데이터에러 검출회로
KR920003883B1 (ko) 수동 셑/리셑 구동회로
JPS62116286A (ja) 光変調型検出装置
SU1198506A1 (ru) Самоконтролируемый микропрограммный модуль
JPH0453273B2 (cs)
JPS57124928A (en) Edge detection circuit
JPS605653A (ja) キヤラクタ再生回路
SU1656514A2 (ru) Таймер
SU1171847A2 (ru) Устройство дл записи информации
JPS57135410A (en) Floppy disk device
SU468243A1 (ru) Устройство дл сопр жени
JPS59107392A (ja) 拍手センサ誤動作防止方式
KR890003109Y1 (ko) 컴퓨터시스템의 패리티에러 검출회로
SU1672527A1 (ru) Буферное запоминающее устройство
SU1022299A1 (ru) Д- @ триггер