CS262375B1

CS262375B1 - Apparatus for demand generating of information recovery cyclus in dynamic memories

Info

Publication number: CS262375B1
Application number: CS87477A
Authority: CS
Inventors: Frantisek Ing Janda
Original assignee: Frantisek Ing Janda
Priority date: 1987-01-22
Filing date: 1987-01-22
Publication date: 1989-03-14
Also published as: CS47787A1

Abstract

Zapojeni obvodu pro generování požadavku na cyklus obnovení informace v dynamických pamětech využívá programovatelného Čí tače s jedním naprogramovaným časem, což umožňuje snadno změnit střední dobu mezi obnoveními lňformace. Externí požadavek na obnovení informace může být uplatněn v celém nastaveném intervalu. Zapojení může být využito v počítačích s paměřovými systémy,,které používají dynamické paměřové prvky.Wiring a request generation circuit per cycle of restoring information in dynamic Memory Uses Programmable Wh with one programmed time, which allows you to easily change the mean time between by renewing the information. External request the information can be recovered throughout the set interval. Engagement it can be used on computers with memory systems that use dynamic memory elements.

Description

Vynález se týká zapojeni pro generováni požadavku na cyklus obnoveni Informace v dynamických pamětech s potlačením vlivu obnovování informace na rychlost přenosu dat.The invention relates to a circuit for generating a request for a recovery cycle of information in dynamic memories, suppressing the effect of the recovery of information on the data rate.

V doposud používaných zapojeních se požadavek na cyklus obnovení generuje po pevně stanovené době určené například monostabilním obvodem nebo v době proměnné závislosti na vnějším signálu o tom, že cyklus obnovení nebude kolidovat s příštím pracovním cyklem paměti, v druhém případě se částečně sníží počet překrývajících se požadavků na činnost paměti, avšak obvod pro odměřování času mezi obnovovacími cykly má výstupy pro dva různé časy - jeden pro určení minimální doby, po které se rajlže uplatnit externí požadavek na obnovení a druhý, který určuje maximální dobu, po jejímž uplynutí je nutné generovat cyklus obnovení i bez externího požadavku.In the circuit used so far, the refresh cycle request is generated after a fixed period of time determined, for example, by a monostable circuit or at a time depending on the external signal that the refresh cycle does not interfere with the next memory duty cycle, in the second case the number of overlapping requests is partially reduced. memory, but the timing circuit between refresh cycles has outputs for two different times - one to determine the minimum amount of time that an external refresh request can be made and the other that determines the maximum amount of time after which a refresh cycle must be generated even without external request.

Uvedené nedostatky odstraňuje zapojení pro generování požadavku na cyklus obnovení informace v dynamických pamětech podle vynálezu, jehož podstata spočívá v tom, že první výstup programovatelného čítače je spojen s druhým vstupem paměti proběhnuvšího cyklu obnovení, přičemž druhý výstup programovatelného čítače je spojen s druhým vstupem druhého vyhodnocovacího obvodu a s prvním vstupem prvního vyhodnocovacího obvodu, jehož výstup je spojen se třetím vstupem paměti, jejíž výstup je připojen k prvnímu vstupu druhého vyhodnocovacího obvodu, jehož výstup je spojen s druhým vstupem registru požadavku na obnovení, jehož výstup je spojen se třetím vstupem prvního vyhodnocovacího obvodu a s výstupem celého obvodu, přičemž vstup externí žádosti o obnovení je spojen s druhým vstupem prvního vyhodnocovacího obvodu a se třetím vstupem druhého vyhodAocovacího, přičemž vstup hodinových impulsů je spojen s prvním programovatelného čítače a zároveň s prvním vstupem paměti proběhnuvšího cyklu obnovení a s prvním vstupem registru požadavku na cyklus obnovení.These drawbacks are eliminated by the circuit for generating a request for information recovery cycle in dynamic memories according to the invention, characterized in that the first output of the programmable counter is connected to the second memory input of the previous recovery cycle, the second output of the programmable counter is connected to the second input of the second evaluation the first input of the first evaluation circuit, the output of which is connected to the third input of the memory, the output of which is connected to the first input of the second evaluation circuit, the output of which is connected to the second input of the recovery request register; and the output of the entire circuit, the input of the external reset request being coupled to the second input of the first evaluation circuit and the third input of the second evaluation circuit, wherein the input of the clock pulses is coupled to the first a programmable counter and at the same time as the first memory input of the current recovery cycle and the first input of the recovery cycle request register.

Výhoda zapojení podle vynálezu spočívá v tom, že toto zapojení využívá programovatelného čítače s jedním naprogramovaným časem, což umožňuje snadnou změnu střední doby mezi obnoveními a umožňuje uplatnění externího požadavku na obnovení informace v celém nastaveném intervalu.The advantage of the circuitry according to the invention is that it utilizes a programmable counter with a single programmed time, which allows easy change of the mean time between refreshes and allows the application of an external information refresh request over the entire set interval.

Na připojeném výkresu je znázorněno zapojení podle vynálezu. Vstup 01 hodinových impulsů je připojen k hodinovému vstupu 11 programovatelného čítače 2> k hodinovému vstupu 31 paměti 2 ^{a k} hodinovému vstupu 51 registru 2 požadavku na obnovení. První výstup 110 programovatelného čítače 2 je spojen se vstupem 32 paměti 3, druhý výstup 120 čítače 2 je spojen se vstupem 42 druhého vyhodnocovacího obvodu £ a se vstupem 21 prvního vyhodnocovacího obvodu 2, jehož výstup 210 je spojen se třetím vstupem 33 paměti 2· Výstup 310 paměti 2 je připojen ke vstupu 41 druhého vyhodnocovacího obvodu 2» jehož výstup 410 je spojen se vstupem 52 registru 5 požadavku na cyklus obnoveni. Výstup 510 registru 2 je spojen se vstupem 23 prvního vyhodnocovacího obvodu 2 a s výstupem 03 celého obvodu. Vstup Ol externí žádosti o obnovení je spojen se vstupem 22 prvního vyhodnocovacího obvodu 2 a se vstupem 43 druhého vyhodnocovacího obvodu 2·The attached drawing shows the circuit according to the invention. The clock input 01 is connected to the clock input 11 of the programmable counter 2> to the clock input 31 of the memory 2 ^{and to the} clock input 51 of the recovery request register 2. The first output 110 of the programmable counter 2 is connected to the input 32 of the memory 3, the second output 120 of the counter 2 is connected to the input 42 of the second evaluation circuit 6 and to the input 21 of the first evaluation circuit 2. 310 of the memory 2 is connected to the input 41 of the second evaluation circuit 2, whose output 410 is connected to the input 52 of the refresh request register 5. The output 510 of the register 2 is connected to the input 23 of the first evaluation circuit 2 and to the output 03 of the entire circuit. The external reset request input Ol is connected to the input 22 of the first evaluation circuit 2 and to the input 43 of the second evaluation circuit 2.

Funkce zapojení podle vynálezu je následující:The function of the circuit according to the invention is as follows:

Programovatelný čítač 2 odměřuje čítáním hodinových impulsů základní - střední interval, ve kterém musí proběhnout cyklus obnovení informace v paměiových obvodech. Po uplynutí ustaveného času se signálem z prvního výstupu 110 programovatelného čítače 2 nuluje pamět 2 proběhnuvšího cyklu obnovení. Nedošlo-li v tomto časovém intervalu k cyklu obnovení na základě externí žádosti ze vstupu 02 externí žádosti o obnovení, vyvolá signál z výstupu 120 programovatelného čítače 2 ^v druhém vyhodnocovacím obvodu 2 žádost o cyklus obnovení.The programmable counter 2 measures the base - intermediate interval at which the information recovery cycle in the memory circuits must be run by counting the clock pulses. After the set time has elapsed, the signal from the first output 110 of the programmable counter 2 resets the memory 2 of the current recovery cycle. If the refresh cycle has not occurred in this time interval based on an external request from the external refresh request input 02, the signal from the output 120 of the programmable counter 2 ^{in the} second evaluation circuit 2 invokes the refresh cycle request.

Tato žádost je z výstupu 410 druhého vyhodnocovacího obvodu 2 přivedena na vstup 52 registru 2 žádosti o cyklus obnoveni.· První vyhodnocovací obvod 2 na základě signálů z programovatelného čítače 1, z registru 2 ^a ze vstupu 02 externí žádosti o obnoveni nastavuje pamět 2 proběhnuvšího cyklu obnovení, druhý vyhodnocovací obvod 2 ^na základě signálů z paměti 2 proběhnuvšího cyklu obnovení, z druhého výstupu programovatelného čítače 2 ^a ze vstupu 02 externí žádosti o obnovení, který se uloží v registru 5 požadavku na cyklus obnovení.This request is fed from the output 410 of the second evaluation circuit 2 to the input 52 of the refresh cycle request register 2. The first evaluation circuit 2 sets the memory 2 of the current cycle based on the signals from the programmable counter 1, the register 2 ^and the input 02 of the external refresh request. recovery, the second evaluation circuit 2 ^based on the signals from the memory 2 of the current recovery cycle, the second output of the programmable counter 2, ^and the input 02 of the external recovery request, which is stored in the recovery cycle request register 5.

Zapojení lze použít v počítačích s pamětovými systémy, které používají dynamické paměřové prvky.The connection can be used on computers with memory systems that use dynamic memory elements.

Claims

object of the invention

A circuit for generating a request for a recovery cycle of information in dynamic memories, characterized in that the first output (110) of the programmable counter (1) is connected to a second input (32) of the memory (3) of the current recovery cycle. 1) is connected to the second input (42) of the second evaluation circuit (4) and to the first input (21) of the first evaluation circuit (2), the output of which (210) is connected to the third input (33) of the memory (3) 310) is connected to a first input (41) of the second evaluation circuit (4), the output of which (410) is connected to the second input (52) of the recovery request register (5), whose output (510) is connected to the third input (23). ) of the first evaluation circuit (2) and the output (03) of the whole circuit, the input (02) of the external reset request being connected to the second input (22) of the first evaluation circuit (2) and the third input (43) of the second evaluation the input (01) of the clock pulse is connected to the first input (11) of the programmable counter (1) and at the same time to the first input (31) of the current recovery cycle (3) and to the first input (51) of the register (5) ) of the refresh cycle request.