CS262276B1

CS262276B1 - Coupling circuit between microcomputer and signaling tract

Info

Publication number: CS262276B1
Application number: CS867997A
Authority: CS
Inventors: Jaroslav Ing Stanek; Jiri Ing Lhotak
Original assignee: Stanek Jaroslav; Lhotak Jiri
Priority date: 1986-11-05
Filing date: 1986-11-05
Publication date: 1989-03-14
Also published as: CS799786A1

Abstract

Řešení se týká vazebního obvodu mezi mikropočítačem a signálním traktem přenosového systému s pulsně kódovou modulací - PCM. Vstupní data každé dvojice signalizačních kanálů přicházejí na první vstup první paměti, v pravidelných intervalech 125 4US. Porovnávací obvod porovnává nová data na výstupu první paměti se starými daty na výstupu druhé paměti. V případě neshody dat vyšle porovnávací obvod na výstupu signál zápisu, který způsobí přepis nových dat do druhé paměti a předá nová data na sběrnici mikropočítače. Na vysílací mikropočítač předává data ze sběrnice mikropočítače na první vstup třetí paměti, u nichž v daném okamžiku potřebuje provést změnu. Z výstupu třetí paměti jsou data čtena v pravidelných intervalech synchronně s přenosovým systémeme s PCM. Zapojení vyhledává a předává do mikropočítače a zpět pouze změny dat ze signalizačních kanálů. Tím snižuje rychlost toku informací a podstatně snižuje nároky na mikropočítač. Během jednoho multirámce převezme a předá data nejvýše jednoho signalizačního kanálu.The solution concerns the coupling circuit between the microcomputer and the signal path of the transmission system with pulse code modulation - PCM. The input data of each pair of signaling channels arrive at the first input of the first memory, at regular intervals of 125 4US. The comparison circuit compares the new data at the output of the first memory with the old data at the output of the second memory. In case of a data mismatch, the comparison circuit sends a write signal at the output, which causes the new data to be overwritten into the second memory and transmits the new data to the microcomputer bus. The transmitting microcomputer transmits data from the microcomputer bus to the first input of the third memory, for which it needs to make a change at a given moment. Data is read from the output of the third memory at regular intervals synchronously with the transmission system with PCM. The circuit searches for and transmits to the microcomputer and back only changes in data from the signaling channels. This reduces the speed of the information flow and significantly reduces the demands on the microcomputer. During one multiframe, it takes over and transmits data from at most one signaling channel.

Description

Vynález se týká vazebního obvodu mezi mikropočítačem a signálním traktem přenosového systému s pulsně kódovou modulací - PCM.The invention relates to a coupling circuit between a microcomputer and a signaling tract of a pulse code modulation (PCM) transmission system.

V přenosovém systému s PCM s třicetidvěma kanály se signalizace přenáší jako sdružená v šestnáctém kanálu. Vytváří se signalizační trakt, který přenáší data dvou signalizačních kanálů každých 125^us. Časová prodleva mezi kanály této dvojice je přibližně 1 ^us. Jsou známy vazební obvody mezi signalizačním traktem a logickými obvody pro zpracováni signalizace. Tyto vazební obvody nelze použít pro zpracování signalizace mikropočítačem. Technické obtíže vznikají především proto, že rychlost toku informací v signalizačním traktu přesahuje možnosti dané operační rychlostí mikropočítačů.In a thirty-two-channel PCM transmission system, the signaling is transmitted as associated in the sixteenth channel. A signaling tract is generated that transmits two signaling channel data every 125 µs. The time lag between the channels of this pair is approximately 1 µs. Coupling circuits between the signaling tract and the logic circuits for signaling processing are known. These coupling circuits cannot be used for signaling by microcomputer. Technical difficulties arise mainly because the speed of information flow in the signaling tract exceeds the possibilities given by the operating speed of microcomputers.

Očelem vynálezu je vytvořit vhodné vazební obvody pro zpracování signalizace mikropočítači. Podle podstaty vynálezu se toto dosahuje tím, že na přijímací straně je signalizační trakt připojen na první vstup první paměti, na jejíž druhý vstup je připojen zdroj taktu zápisu a jejíž prvni výstup je připojen na první vstup druhé paměti. První výstup druhé paměti je připojen na první vstup porovnávacího obvodu, jehož druhý vstup je spojen s prvním výstupem první paměti a se sběrnicí mikropočítače, druhý výstup je připojen přímo na sběrnici mikropočítače a první výstup je připojen na první vstup blokovacího obvodu. Druhý vstup blokovacího obvodu je připojen na obvod pro vyhodnocení platnosti informace a výstup blokovacího obvodu je připojen na zápisový vstup první paměti a sběrnici mikropočítače. Obě paměti jsou připojeny na společnou adresovou sběrnici, která je připojena na sběrnici mikropočítače a na generátor přijímací adresy, na jehož vstup je připojen zdroj taktu zápisu. Na vysílací straně je sběrnice mikropočítače připojena na první vstup třetí paměti, jejíž výstup je připojen na signalizační trakt a jejíž adresová sběrnice je připojena na výstup přepínače.It is an object of the invention to provide suitable coupling circuits for processing signaling by microcomputers. According to the essence of the invention, this is achieved in that, on the receiving side, the signaling tract is connected to a first input of the first memory, a second input of which is connected to a write clock source and whose first output is connected to the first input of the second memory. The first output of the second memory is connected to the first input of the comparator circuit, the second input of which is connected to the first output of the first memory and the microcomputer bus, the second output is connected directly to the microcomputer bus, and the first output is connected to the first input of the blocking circuit. The second input of the interlock circuit is connected to the information validity evaluation circuit and the output of the interlock circuit is connected to the write input of the first memory and the microcomputer bus. Both memories are connected to a common address bus, which is connected to a microcomputer bus, and to a receive address generator, to which an input clock source is connected. On the transmitting side, the microcomputer bus is connected to the first input of the third memory, the output of which is connected to the signaling tract and whose address bus is connected to the switch output.

První signálový vstup přepínače je připojen na sběrnici mikropočítače a druhý signálový vstup je připojen na generátor vysílací adresy, na jehož vstup je připojen zdroj taktu vysílání. Zápisový vstup třetí paměti je připojen na řídicí vstup přepínače a sběrnici mikropočítače.The first signal input of the switch is connected to the microcomputer bus, and the second signal input is connected to the transmit address generator to which the transmit clock source is connected. The third memory write input is connected to the control input of the switch and the microcomputer bus.

Vazební obvody podle vynálezu umožňují zpracovat signalizaci mikropočítačem, což má výhody v univerzálnosti, snadné programovatelnosti, zmenšení rozměrů a snížení příkonu.The coupling circuits according to the invention make it possible to process the signaling by a microcomputer, which has advantages in versatility, easy programmability, reduced dimensions and reduced power consumption.

Příklad vynálezu je dále popsán pomocí výkresu. Na přijímací straně je signalizační trakt připojen na první vstup sp první paměti PÍ, na jejíž druhý vstup zl je připojen zdroj taktu zápisu a jejíž první výstup dl je připojen na první vstup druhé paměti P2. První výstup d2 druhé paměti P2 je připojen na první vstup porovnávacího obvodu DF, jehož druhý vstup je spojen s prvním výstupem dl první paměti PÍ a se sběrnicí sm mikropočítače. Druhý výstup porovnávacího obvodu DF je připojen přímo na sběrnici sm mikropočítače a první výstup je připojen na první vstup blokovacího obvodu BZ. Na druhý vstup mr blokovacího obvodu BZ je připojen obvod pro vyhodnoceni platnosti informace a na jeho výstup z2 je připojen zápisový vstup první paměti PÍ a sběrnice sm mikropočítače. První a druhá pamět PÍ a P2 jsou připojeny na společnou adresovou sběrnici ap, která je připojena na sběrnici sm mikropočítače a na generátor GAP přijímací adresy, na jehož vstup tp je připojen zdroj taktu zápisu. Na vysilači straně je sběrnice sm mikropočítače připojena na první vstup d3 třetí paměti P3, jejíž výstup sv je připojen na signalizační trakt a jejiž adresová sběrnice av je připojena na výstup přepínače PR. První signálový vstup přepínače PR je připojen na sběrnici sm mikropočítače a druhý signálový vstup je připojen na generátor GAV vysilači adresy, na jehož vstup tv je připojen zdroj taktu vysílání. Zápisový vstup z3 třetí paměti P3 je připojen na řídicí vstup přepínače PR a sběrnici sm mikropočítače.An example of the invention is further described by means of a drawing. On the receiving side, the signaling tract is connected to a first input sp of the first memory P1, to whose second input z1 a write clock source is connected, and whose first output d1 is connected to the first input of the second memory P2. The first output d2 of the second memory P2 is connected to the first input of the comparator circuit DF, the second input of which is connected to the first output d1 of the first memory P1 and to the bus of the microcomputer. The second output of the comparator circuit DF is connected directly to the bus of the microcomputer and the first output is connected to the first input of the blocking circuit BZ. The information validity evaluation circuit is connected to the second input mr of the blocking circuit BZ, and the write input of the first memory P1 and the microcomputer bus sm is connected to its output z2. The first and second memories P1 and P2 are connected to a common address bus ap, which is connected to the microcomputer s bus, and to a GAP receiving address generator, to whose input tp the write clock source is connected. On the transmitter side, the microcomputer bus SM is connected to the first input d3 of the third memory P3, whose output sv is connected to the signaling tract and whose address bus av is connected to the output of the switch PR. The first signal input of the PR switch is connected to the SM bus of the microcomputer, and the second signal input is connected to the GAV generator of the address transmitter, to whose input tv the clock signal source is connected. The write input z3 of the third memory P3 is connected to the control input of the PR switch and the micro bus of the microcomputer.

Na přijímací i vysílací straně vazebních obvodů je signalizační trakt zakončen obvyklými sérioparalelními převodníky. Přijímací strana obsahuje obvod pro vyhledávání synchronizačního kritéria, multirámce, který umožňuje rozlišit platný signál od neplatného. Sběrnice mikropočítače je vybavena příslušnými stykovými obvody. Vstupní data každé dvojice signalizačních kanálů přicházejí na první vstup sp první paměti PÍ, do níž jsou zapisována na příslušné adresy, vyráběné generátorem GAP přijímací adresy, v pravidelných intervalech 125 ^us synchronně s přenosovým systémem s PCM. Porovnávací obvod PF ihned srovnává nová data na výstupu dl první paměti PÍ se starými daty na výstupu d2 druhé paměti P2, která tam byla zapsána v minulých cyklech. V případě shody dat činnost vazebních obvodů ustává až do příchodu další dvojice vstupních dat. V případě neshody dat vyšle porovnávací obvod PF na výstupu z2 signál zápisu, který způsobí přepis nových dat do druhé paměti P2 a současně předá nová data na sběrnici srn mikropočítače. Platnost dat je potvrzována signálem na druhém vstupu mr blokovacího obvodu BZ, který v případě poruchy zabrání zápisu a předávání neplatných dat. Porovnávací obvod PF také určuje, v kterém z dvojice signalizačních kanálů nastala neshoda a v tomto smyslu doplní údaj v adresové sběrnici ap.On the receiving and transmitting side of the coupling circuits, the signaling tract is terminated by conventional serial-parallel converters. The receiving side includes a synchronization criterion search circuit, a multi-frame that allows to distinguish a valid signal from an invalid signal. The microcomputer bus is equipped with the appropriate interfaces. The input data of each pair of signaling channels arrives at the first input p of the first memory P1 into which they are written to the respective addresses produced by the receiving address generator GAP at regular 125 µs intervals synchronously with the PCM transmission system. The comparison circuit PF immediately compares the new data at the output d1 of the first memory P1 with the old data at the output d2 of the second memory P2, which was written there in previous cycles. In the case of data matching, the operation of the coupler circuits ceases until the next pair of input data arrives. In the event of a data mismatch, the PF comparison circuit outputs a write signal at output z2, which causes the new data to be written to the second memory P2, and at the same time passes the new data to the microcomputer srn bus. The validity of the data is confirmed by a signal at the second input mr of the blocking circuit of the POI, which in the event of a failure prevents the writing and transmission of invalid data. The PF comparison circuit also determines in which of the two signaling channels a mismatch has occurred and in this sense will complete the address bus ap.

Na vysílací straně, tj. ve směru do signalizačního traktu, mikropočítač předává prostřednictvím adresové sběrnice av a impulsu na zápisovém vstupu z3 třetí paměti P3 data ze sběrnice srn mikropočítače na první vstup d3 třetí paměti P3, avšak pouze těch, u nichž v daném okamžiku potřebuje provést změnu. Ostatní data zůstávají ve třetí paměti P3 z minulých zápisů beze změny. Z výstupu sv třetí paměti P3 jsou data čtena v pravidelných intervalech synchronně s přenosovým systémem s PCM tak, že adresová sběrnice av je přepínačem PR přepnuta na cyklicky vysílající generátor GAV vysílací adresy.On the transmitting side, i.e., in the direction of the signaling tract, the microcomputer transmits data from the microcomputer srn bus to the first input d3 of the third memory P3 via address bus av and a pulse at write input z3 of the third memory P3, but only those for which make a change. Other data remains unchanged in the third memory P3 from the previous writes. From the output s in the third memory P3, the data is read at regular intervals synchronously with the PCM transmission system such that the address bus av is switched to the cyclically transmitting GAV of the broadcast address by the PR switch.

Zapojení podle vynálezu vyhledává a předává do mikropočítače a zpět pouze změny dat ze signalizačních kanálů. Tím snižuje rychlost toku informací nejméně třicetkrát. Během jednoho multirámce převezme a předá data nejvýše jednoho signalizačního kanálu. Tato rychlost postačuje předpokládané maximální hustotě provozu a podstatně snižuje nároky na mikropočítač.The circuit according to the invention only seeks and transmits to the microcomputer and back only the changes of data from the signaling channels. This reduces the flow of information at least thirty times. Within one multi-frame, it takes over and transmits the data of at most one signaling channel. This speed is sufficient for the expected maximum traffic density and significantly reduces the microcomputer's demands.

Claims

A coupling circuit between the signaling tract and the microcomputer in pulse code modulation (PCM) transmission systems, characterized in that on the receiving side the signaling tract is connected to a first input (sp) of a first memory (P1) to which a second input (zl) is connected the first output (d1) is connected to the first input of the second memory (P2), the first output (d2) is connected to the first input of the comparator circuit (DF), the second input of which is connected to the first output (d1) of the first memory (P1) and with microcomputer bus (s), the second output is connected directly to the microcomputer bus (sm) and the first output is connected to the first input of the interlock circuit (BZ), to the second input (mr) of the information validity evaluation circuit. and whose output (z2) is connected to the write input of the first memory (P1) and the bus (sm) of the microcomputer, wherein the first and second memory (P1, P2) are connected to a common memory an address bus (ap) that is connected to the bus (sm) of the microcomputer and to the generator (GAP) of the receiving address to whose input (tp) is connected the write clock source while the transceiver side is connected to the bus (sm) (d3) a third memory (P3) whose output (sv) is connected to the signaling tract and whose address bus (av) is connected to the output of a switch (PR) whose first signal input is connected to the microcomputer bus (sm) and the second signal the input is coupled to a broadcast address generator (GAV) to which a transmit clock source is connected, the write input (z3) of the third memory (P3) being connected to the control input of the switch (PR) and the microcomputer bus (sm).