CS261559B1

CS261559B1 - Control unit for fast graphic data transfer

Info

Publication number: CS261559B1
Application number: CS866680A
Authority: CS
Inventors: Bohdan Ing Smilauer; Jan Ing Gregor
Original assignee: Smilauer Bohdan; Jan Ing Gregor
Priority date: 1986-09-16
Filing date: 1986-09-16
Publication date: 1989-02-10
Also published as: CS668086A1

Abstract

Řešení se týká zapojení řídicí jednotky pro rychlý přenos grafiokých dat. Tato řídicí^jednotka je sama řazená pomalým mikropočítačem, který umožňuje pomalý přenos například alfanumerických dat, včetně jejich různých transformací programem mikropočítače. Pomalý mikropočítač je dále vvužit pro řízení dalších obvodů ří dicí jednotky pro rychlý přenos dat, jejichž rychlost může být řádově vyšší než rychlost dat přenášených programem mikropočítače, ale která není nutno zpracová vat programem mikropočítače, jako například grafická data v rastrové® formátu pro výstupní grafické zařízení, nídici jednotku lze připojit k nadřazenému počítači vybavenému asynchronním výstupním kanálem (například počítač typu JSEP) a lze ji využít především pro řízení alfanumerických a grafických výstupních řízení, například elektrostatických nebo bodavých tiskáren, připojených k řídicí jednotee prostřednictvím paralelního rozhraní.The solution concerns the connection of a control unit for fast transmission of graphic data. This control unit is itself controlled by a slow microcomputer, which enables slow transmission of, for example, alphanumeric data, including their various transformations by the microcomputer program. The slow microcomputer is further used to control other circuits of the control unit for fast data transmission, the speed of which may be an order of magnitude higher than the speed of data transmitted by the microcomputer program, but which do not need to be processed by the microcomputer program, such as graphic data in raster format for output graphic devices. The control unit can be connected to a superior computer equipped with an asynchronous output channel (for example, a JSEP type computer) and can be used primarily for controlling alphanumeric and graphic output controls, for example electrostatic or dot matrix printers, connected to the control unit via a parallel interface.

Description

Řešení se týká zapojení řídicí jednotky pro rychlý přenos grafiokých dat. Tato řídicí^jednotka je sama řazená pomalým mikropočítačem, který umožňuje pomalý přenos například alfanumerických dat, včetně jejich různých transformací programem mikropočítače. Pomalý mikropočítač je dále vvužit pro řízení dalších obvodů řídicí jednotky pro rychlý přenos dat, jejichž rychlost může být řádově vyšší než rychlost dat přenášených programem mikropočítače, ale která není nutno zpracovávat programem mikropočítače, jako například grafická data v rastrové® formátu pro výstupní grafické zařízení, nídici jednotku lze připojit k nadřazenému počítači vybavenému asynchronním výstupním kanálem (například počítač typu JSEP) a lze ji využít především pro řízení alfanumerických a grafických výstupních řízení, například elektrostatických nebo bodavých tiskáren, připojených k řídicí jednotee prostřednictvím paralelního rozhraní.The solution concerns the connection of a control unit for rapid transmission of graphical data. This control unit is itself arranged by a slow microcomputer, which allows slow transmission of, for example, alphanumeric data, including their various transformations by a microcomputer program. The slow microcomputer is further considered to control other circuits of the fast data transfer control unit, the speed of which may be an order of magnitude higher than the speed of the data transmitted by the microcomputer program, but which does not need to be processed by the microcomputer program. The control unit can be connected to a master computer equipped with an asynchronous output channel (for example, a JSEP computer) and can be used primarily to control alphanumeric and graphical output controls, such as electrostatic or spike printers, connected to the control unit via a parallel interface.

261 559261 559

Vynález se týká zapojení řídící jednotky pro rychlý přenos grafických dat, která je řízena pomalým mikroprocesorem a je podle^-ynálezu přizpůsobena i na rychlý přenos grafických dat z nadřazeného počítače do výstupního grafického zařízení·The invention relates to the connection of a fast data transfer control unit which is controlled by a slow microprocessor and is also adapted to rapidly transfer the data from a host computer to an output graphics device according to the invention.

Dosud užívaná zapojení pro obdobné účely byla řešena pomocí rychlého procesoru, který je však materiálově velmi náročným nebo pomocí hardwarového řadiče značně složitého,nebo pomocí pomalého mikroprocesoru, který buď omezoval rychlost přenosu dat anebo vyžadoval spolupráci poměrně složitého řadiče s vyrovnávacími pamětmi.The hitherto used circuits for similar purposes were solved by a fast processor, which is very materially demanding or by means of a very complex hardware controller, or by a slow microprocessor, which either limited the data transfer rate or required a relatively complex controller to caching.

Uvedené nevýhody odstraňuje zapojení rfdící jednotky podle vynálseu, jehož podstata spočívá v tom, že vstupní sběrnice dat je zapojena na první vstup bloku mikropočítače a na první vstup sběrnicového multiplexoru, dále vstupní řídící vodič dodání dat je zapojen na druhý vstup bloku mikropočítače a na první vstup druhého hradla AND. Vstupní řídící vodič odmítnutí dat je zapojen na třetí vstup bloku mikropočítače a dále vstupní řídicí vodič žádosti o data je zapojen na výstup prvního multiplexoru a dále výstupní sběrnice dat je zapojena na výstup' sběrnicového multiplexoruo Výstupní řídicí vodič dodání dat je zapojen na výstup druhého multiplexoru, výstupní řídicí vodič žádosti o data je zapojen na čtvrtý vstup bloku mikropočítače a současně na dru hý vstup prvního hradla AND a současně na druhý vstup hradla OR a současně na nulovací vstup druhého RS klopného obvodu. První výstup bloku mikropočítače je spojen sběrnicí s druhým vstupem sběrnicového multiplexoru, přičemž druhý výstup bloku mikropočítače je zapojen nsjprvní vstup druhého multiplexoru, dále pak třetí výstup bloku mikropočítače je zapojen na výběrový vstup sběrnicového multiplexoru a na výběrový vstup prvního multiplexoru a na výběrový vstup druhého multiplexoru a na druhý vstupThe above-mentioned disadvantages are eliminated by the connection of the control unit according to the invention, which consists in the fact that the input data bus is connected to the first input of the microcomputer block and the first input of the bus multiplexer. second gate AND. The data reject input control wire is connected to the third input of the microcomputer block, and the data request input control wire is connected to the output of the first multiplexer, and the output data bus is connected to the bus multiplexer output. the output request conductor of the data request is connected to the fourth input of the microcomputer block and simultaneously to the second input of the first AND gate and simultaneously to the second input of the OR gate and simultaneously to the reset input of the second flip-flop RS. The first output of the microcomputer block is connected by bus to the second input of the bus multiplexer, the second output of the microcomputer block is connected to the first input of the second multiplexer, then the third output of the microcomputer block is connected to the selective input of and the second input

IAND

261 559 druhého hradla AND a na první vstup hradla OR. Čtvrtý výstup bloku mikropočítače je zapojen na třetí vstup hradla OR, pátý výstup bloku mikropočítače je zapojen na první vstup prvního multiplexoru a na první vstup prvního hradla AND, výstup prvního hradla AND je zapojen na nastavovací vstup prvního RS klopného obvodu, výstup hradla OR je zapojen na nulovací vstup prvního RS klopného obvodu, výstup prvního RS klopného obvodu je zapojen na druhý vstup prvního multiplexoru a na třetí vstup druhého hradla AND a dále pak výstup druhého hradla AND je zapojen na nastavovací vstup druhého RS klopného obvodu, jehož výstup je zapojen na druhý vstup druhého multiplexoru.261 559 the second AND gate and the first gate entrance OR. The fourth output of the microcomputer block is connected to the third input of the OR gate, the fifth output of the microcomputer block is connected to the first input of the first multiplexer and to the first input of the first AND gate. to the resetting input of the first RS flip-flop, the output of the first RS flip-flop is connected to the second input of the first multiplexer and to the third input of the second AND flip-flop input of the second multiplexer.

Zapojení řídící jednotky pro rychlý přenos grafických dat podle vynálezu přináší tu výhodu, že pomocí pomalého mikropočítače a jednoduchých přídavných obvodů lze řídit rychlé výstupní zařízení, které v grafickém modu vyžaduje rychlý přenos grafických dat bez jejich zpracování a v alfanumerickém modu naopax pomalejší přenos, ale s možností složitějšího algoritmu jejich zpracování. Tímto zapojením podle vynálezu byly vhodně spojeny rychlé, ale jednoduché.obvody pro přenos rastrových grafických dat a z.nsčně složitější, ale pomalý mikropočítač pro přenos a ✓ zpracování (např. transformace kódů, pamatování řádku, skládání symbolů apod.) alfanumerických dat, přičemž vnitřní inteligence mikropočítače se s výhodou využívá i pro řízení a hlídání chyb rychlého přenosu rastrových grafických dat.The connection of the fast graphic data transfer control unit according to the invention brings the advantage that a slow microcomputer and simple auxiliary circuits can be used to control a fast output device that requires fast graphic data transfer in graphics mode without processing, and slower transmission in alphanumeric naopax mode. possibilities of a more complex algorithm for their processing. Fast but simple raster graphics data transfer circuits and somewhat more complex but slow microcomputer for transmitting and processing (e.g., code transformation, line memorization, symbol compositing, etc.) of alphanumeric data are suitably coupled by the present invention. The internal intelligence of the microcomputer is also advantageously used for control and monitoring of errors of fast transmission of raster graphic data.

•Jedno z možných zapojení řídící jednotky podle vynálezu j-e znázorněno na připojeném výkresu.. Řídicí jednotka podle obr. 1 se skládá z bloku mikropočítače O, ze sbernicového multiplexoru j., z prvního multiplexoru 2, z druhého multiplexoru 8, z prvního hradla AND 4, z druhého hradla AND 6, z hradla OR fa ^z prvního RS klopného obvodu 3 a z druhého RS- klopného obvodu faOne of the possible connections of the control unit according to the invention is shown in the attached drawing. The control unit according to Fig. 1 consists of a microcomputer block O, a bus multiplexer 1, a first multiplexer 2, a second multiplexer 8, a first AND gate 4 , from the second AND 6 gate, from the OR fa gate ^{from the} first RS flip-flop 3 and from the second RS flip-flop fa

Tyto bloky jsou vzájemně propojeny tak, že vstupní sběrnice dat 000 je zapojena na první vstup 00 bloku mikropočítače 0 a na první vstup 1.0 sbernicového multiplexoru 1. Vstupní řídicí vodič dodání dat 010 je zapojen na druhý vstup 01 bloku mikropočítače O a na první vstup 60 druhého hradla AND 2. Vstupní řídicí vodič odmítnutí dat 020 je zapojen na třetí vstup 02 bloku mikropočítače 0 a dále vstupní řídicí vodič žádosti o data 200 je zapojen na výstup 20 prvního multiplexoru 2. Výstupní sběrnice dat 130 je zapojena na výstup 13 sběrnicového raultiplexoru 1 a výstupní řídicí vodič dodání dat 830 je zapojenThese blocks are interconnected such that the input data bus 000 is connected to the first input 00 of the microcomputer block 0 and to the first input 1.0 of the bus multiplexer 1. The input control data delivery wire 010 is connected to the second input 01 of the microcomputer block 0 and to the first input 60 The data reject input control wire 020 is connected to the third input 02 of the microcomputer block 0 and further, the input request control wire 200 is connected to the output 20 of the first multiplexer 2. The output data bus 130 is connected to the output 13 of the bus raultiplexer 1. and the data delivery output control wire 830 is connected

- 3 261 559 na výstup 83 druhého multiplexoru 8 a výstupní řídicí vodič žádosti o data 050 je zapojen na čtvrtý vstup 06 bloku mikropočítače 0 a současně na druhý vstup 42 prvního hradla AND 4 a současně na druhý vstup 52 hradla OR 5, a současně na nulovací vstup 71 druhého RS klopného obvodu 7. První výstup 03 bloku mikropočítače 0 je spojen sběrnicí s druhým vstupem 11 sběrnicového multiplexoru 1 a druhý výstup 04 bloku mikropočítače 0 je zapojen na první vstup 80 druhého multiplexoru 8 a třetí výstup 06 bloku mikropočítače O je zapojen na výběrový vstup 12 sběrnicového multiplexoru i a na výběrový vstup 23 prvního multiplexoru 2 a na výběrový vstup 82 druhého multiplexoru 8 a na druhý vstup 61 druhého hradla AND 6 a na první vstup 51 hradla OR 5o Čtvrtý výstup 07 bloku mikropočítače 0 je zapojen na třetí vstup 53 hradla OR 5 a pátý výstup 08 bloku mikropočítače 0 je zapojen na první vstup 41 prvního hradla AND 4. Výstup 4.0 prvního hradla AND 4 je zapojen na nastavovací vstup 31 prvního RS klopného obvodu 3 a výstup 50 hradla OR 5 je zapojen na nulovací vstup 32 prvního RS klopného obvodu 3, přičemž výstup 30 prvního RS klopného obvodu 3 je zapojen na druhý vstup 22 prvního multiplexoru 2 a na třetí vstup 62 druhého hradla AND 6. Výstup 63 druhého hradla AND 6 je zapojen na nastavovací vstup 70 druhého RS klopného obvodu 7 jehož výstup 72 je zapojen na druhý vstup 81 druhého multiplexoru. 8 ₀ - 3,261,559 to output 83 of second multiplexer 8 and output request wire 050 is connected to fourth input 06 of microcomputer block 0 and simultaneously to second input 42 of first AND gate 4 and simultaneously to second input 52 of OR 5 gate, and the reset input 71 of the second flip-flop RS 7. The first output 03 of the microcomputer block 0 is connected to the second input 11 of the bus multiplexer 1 and the second output 04 of the microcomputer block 0 is connected to the first input 80 of the second multiplexer 8; bus selection multiplexer 12 and selection input 12 of first multiplexer 2 and selection input 82 of second multiplexer 8, and second input 61 of second AND gate 6, and first input 51 of OR 5o gate Fourth output 07 of microcomputer block 0 is connected to third input 53 of the OR gate 5 and the fifth output 08 of the microcomputer block 0 is connected to the first input 41 of the first game The output 4.0 of the first AND 4 gate is connected to the setting input 31 of the first RS flip-flop 3 and the output 50 of the OR 5 gate is connected to the reset input 32 of the first RS flip-flop 3, the second input 22 of the first multiplexer 2 and the third input 62 of the second AND gate 6. The output 63 of the second AND gate 6 is connected to the setting input 70 of the second RS flip-flop 7 whose output 72 is connected to the second input 81 of the second multiplexer. 8 ₀

Zapojení řídicí jednotky pro rychlý přenos grafických dat podle obr. 1 pracuje následujícím způsobem:The wiring of the graphic data transfer controller of FIG. 1 operates as follows:

Vstupní data jsou přiváděna z nadřazeného počítače po vstupní sběrnici dat 000 a současně jsou vedena do bloku mikropočítače 0 a na vstup 10 sběrnicového multiplexoru χ. Pokud je třeba vstupní data zpracovávat mikropočítačem 0, mikropočítač 0 je odebírá ze svého vstupu 00, zpracovává je a posílá na svůj výstup 03. odkud jsou vedena na sběrnicový multiplexor 1. Tento multiplexor 1 je řízen též mikropočítačem 0, který pomocí svého výstupu 06 určuje, zda na vstupní sběrnici dat 110 ( což je výstup 13 sběrnicového multiplexoru 1) jsou vedena přímo data ze vstupní sběrnice dat 000 nebo z výstupu 03 mikropočítače 0. Při rychlém přenosu dat data postupují ze vstupní sběrnice dat 000 přes sběrnicový multiplexor 1 na výstupní sběrnici dat 130 bez jakéhokoli zpracování,·což je právě typické pro rychlý přenos grafických rastrových dat.The input data is fed from the host computer via the input data bus 000 and is simultaneously fed to the microcomputer block 0 and to the input 10 of the bus multiplexer χ. If the input data needs to be processed by the microcomputer 0, the microcomputer 0 takes it from its input 00, processes it and sends it to its output 03. from where it is routed to the bus multiplexer 1. This multiplexer 1 is also controlled by microcomputer 0 whether data from input data bus 000 or data output 03 of microcomputer 0 are fed directly to input data bus 110 (which is output 13 of bus multiplexer 1). For fast data transfer, data is transferred from input data bus 000 via bus multiplexer 1 to output bus. data 130 without any processing, which is typical for fast transmission of graphical raster data.

- 4 2Jil 559- 4 2Jil 558

Při pomalém přenosu dat data postupují ze vstupní sběrnice dat 000 přes blok mikropočítače 0₉ kde jsou zpracovávána, na výstup 03 mikropočítače 0 a odtud dále přes sběrnicový multiplexor JL na výstupní sběrnici dat 130, což je typické pro poz malý přenos alfanumerických dat. Alfanumerická data totiž kódují jednotlivé symboly a proto jejich množství je řádově nižšíIn slow data transmission, the data proceeds from the input data bus 000 through the microcomputer block ₉ where it is processed, to the output 03 of the microcomputer 0, and from there through the bus multiplexer JL to the output data bus 130, typical for low-speed alphanumeric data transmission. The alphanumeric data encodes the individual symbols and therefore their amount is in the order of magnitude lower

Z ♦ než u grafických rastrových dat, které kódují jednotlivé grafické body rastru a proto i frekvence přenosu je řádově nižší u alfanumerických dat. Alfanumerická data, na rozdíl od grafických rastrových dat, mohou vyžadovat zpracování mikropočíz tačem, např. pro transformaci kódů symbolů mezi nadřazeným počítačem a výstupním zařízením.Z ♦ than with graphic raster data, which encode individual graphic points of the raster and therefore the transmission frequency is of the order of magnitude lower for alphanumeric data. Alphanumeric data, unlike graphical raster data, may require microcomputer processing, for example, to transform symbol codes between a master computer and an output device.

Pokud data ze vstupní sběrnice dat OQQ postupují přímo přes sběrnicový multiplexor 1 na výstupní sběrnici dat 130« budeme říkat, že řídící jednotka podle vynétzu pracuje v zIf the data from the input data bus OQQ is passed directly through the bus multiplexer 1 to the output data bus 130, we will say that the control unit according to the invention operates in

grafickém modu. Pokud jsou data ze vstupní sběrnice dat 000 zpracovávána v mikropočítači 0 a postupují na výstupní sběrnici dat 130 z výstupu Oj mikropočítače 0, budeme říkat, že zgraphic mode. If the data from the input data bus 000 is processed in the microcomputer 0 and proceeds to the output data bus 130 from the output Oj of the microcomputer 0, we will say that

řídící jednotka podle vynálezu pracuje v alfanumerickém modu.the control unit according to the invention operates in alphanumeric mode.

zof

Druh modu určuje mikropočítač 0 svým výstupem 06. Je-li zThe type of mode is determined by the microcomputer 0 by its output 06. If z

alfanumerický mod, sběrnicový multiplexor 1 propojuje svůj druhý vstup 11 na svůj výstup 13. první multiplexor 2 propojuje svůj první vstup 21 na svůj výstup 20 a druhý multiplexor Θ propojuje svůj první vstup 80 na svůj výstup 83.the alphanumeric mode, the bus multiplexer 1 connects its second input 11 to its output 13. the first multiplexer 2 connects its first input 21 to its output 20 and the second multiplexer Θ connects its first input 80 to its output 83.

V alfanumerickém modu pracuje řídicí jednotka podle vynálezu takto (viz obr. 2): Mikropočítač 0 nastaví svůj pátý výstup 08, čímž indikuje,že chce odebírat data z nadřazeného počítače. Signál na tomto vodiči je veden přes první multiplexor 2 na vstupní řídicí vodič žádosti o data 200. Nadřazený počítač pak umístí data na vstupní sběrnici dat 000 a nastaví vstupní řídící vodič dodání dat 010. Mikropočítač 0 si tato data odebere ze svého vstupu 00 do své vnitřní paměti a nuluje signál na svém pátém výstupu 08, čímž se nuluje vstupní řídící vodič žádosti o data 200 a nadřazený počítač odpoví nulováním vstupního řídicího vodiče dodání dat 010. Tím se ukončí přenos jednoho alfanumerického znaku z nadřazeného počítače do mikropočítače řídicí jednotky.In the alphanumeric mode, the control unit according to the invention operates as follows (see Fig. 2): Microcomputer 0 sets its fifth output 08, indicating that it wants to take data from the host computer. The signal on this wire is routed through the first multiplexer 2 to the input control wire of the data request 200. The master then places the data on the input data bus 000 and sets the input control wire to deliver data 010. The microcomputer 0 removes this data from its input 00 to its and resets the signal at its fifth output 08, thereby resetting the input request wire 200 and resetting the master computer by resetting the data delivery control wire 010. This terminates the transmission of one alphanumeric character from the master computer to the controller microcomputer.

Pokud nadřazený počítač chce ukončit přenos dat, namístoIf the parent computer wants to stop the data transfer, instead

- 5 261 55S aby data dodal popsaným způsobem, odpoví na vstupní řídící signál žádosti o data 200 nastavením vstupního řídícího vodiče odmítnutí dat 020. Podle toho pozná mikropočítač 0, že přenos dat je ukončen a nuluje svůj pátý výstup 08 a tím i vstupní řídící vodič žádosti o data. Po ukončení přenosu alfanumerických dat z nadřazeného počítače do vnitřní paměti mikropočítače, tato data jsou mikropočítačem zpracována-.např.5 261 55S, in order to supply the data as described, will respond to the input data request control signal 200 by adjusting the data reject input control wire 020. Accordingly, the microcomputer 0 will know that data transmission is complete and reset its fifth output 08 and thereby the input control wire. data requests. After the transfer of the alphanumeric data from the host computer to the internal memory of the microcomputer is complete, the data is processed by the microcomputer.

z převod do jiného kódu-a předána do výstupního zařízení následujícím postupem:from conversion to another code -and passed to the output device as follows:

Výstupní zařízení oznamuje svoji připravenost k odběru dat signálem na výstupním řídícím vodiči žádosti o data 050. Mikropočítač 0 si zjistí přítomnost tohoto signálu na svém čtvrtém vstupu 05. vyšle na svůj první vystup 03 zpracovaná data, která postupují přes sběrnicový multiplexor 1 na výstupní sběrnici dat 130 do výstupního zařízení. Potom mikropočítač 0 nastaví signál na svůj druhý výstup 04 a ten postupuje přes druhý multiplexor 8 na výstupní řídicí vodič dodání dat 830. Tím výstupní zařízení odebere data z výstupní sběrnice dat 130 a nuluje signál na výstupním řídícím vodiči žádosti o data 050. Tím je ukončen přenos jednoho alfanumerického znaku z mikropočítače řídicí jednotky do výstupního zařízenío zThe output device announces its readiness for data collection by a signal on the output control wire of the data request 050. Microcomputer 0 detects the presence of this signal at its fourth input 05. it outputs processed data to its first output 03 which passes through the bus multiplexer 1 to the output data bus. 130 to the output device. Then, the microcomputer 0 sets the signal at its second output 04 and passes it through the second multiplexer 8 to the output control wire 830. Thus, the output device removes data from the output data bus 130 and clears the signal at the output control wire 050. This terminates transmission of one alphanumeric character from the microcomputer of the control unit to the output device

Je-li zvolen grafický mod na třetím výstupu 06 mikropočítače 0, pak sběrnicový multiplexor 1 propojuje svůj první vstup 10 na svůj výstup 13. první multiplexor 2 propojuje svůj druhý vstup 22 na svůj výstup 20 a· druhý multiplexor 8 propojuje svůj druhý vstup 81 na svůj výstup 83.If the graphics mode is selected on the third output 06 of the microcomputer 0, then the bus multiplexer 1 connects its first input 10 to its output 13. the first multiplexer 2 connects its second input 22 to its output 20 and the second multiplexer 8 connects its second input 81 to its output 83.

zof

V grafickém modu pracuje řídící jednotka podle vynálezu takto (viz obr. 3): Výstupní zařízení oznámí svoji připravenost k odběru dat signálem na výstupním řídicím vodiči žádosti o data 050. Jakmile je mikropočítač 0 připraven na zahájení přenosu dat, nastaví svůj pátý výstup 08 a tojvede prostřednictvím prvního hradla AND 4 k nahození prvního RS klopného obvodu 3, jehož výstup 30 je propojen přes první multiplexor 2 na vstupní řídicí vodič žádosti o data 200. Nadřazený počíz tač,stejně jako v alfanumerickém modu, pak umístí data na vstupní sběrnici dat OOP a nastaví vstupní řídicí vodič dodáz ní dat 010. Mikropočítač 0 v grafickém modu tato data však neodebírá a jeho :íkolem je sledování chyb přenosu parity , čítání počtu přenesených dat a vyhodnocení konce přenosu dat, kteréIn the graphics mode, the control unit according to the invention operates as follows (see Fig. 3): The output device announces its readiness for data acquisition by a signal on the output control wire 050. Once the microcomputer 0 is ready to start data transmission, it sets its fifth output 08 and This, via the first AND 4, drives the first RS flip-flop 3, the output 30 of which is connected via the first multiplexer 2 to the input control wire of the data request 200. The master computer, as in alphanumeric mode, then places the data on the input OOP data bus. The microcomputer 0 in the graphics mode does not take this data, however, and its purpose is to observe parity transmission errors, count the number of transmitted data, and evaluate the end of data transmission that

- 6 261 559 indikuje nastavením svého čtvrtého výstupu 07. Tyto činnosti provádí blok mikropočítače 0 pouze hardwarovými obvody, takže nesnižují rychlost přenosu v grafickém modu. Nastavení vstupního řídícího vodiče dodání dat 010 vede jednak k nulování pátého výstupu 08 mikropočítače 0 a dále pomocí druhého hradla AND j6 k nahození druhého RS klopného obvodu 2» jehož výstup 72 je propojen přes druhý multiplexor 8 na výstupní řídící vodič dodání dat 830. který oznamuje výstupnímu zařízení, že data vysílaná z nadřazeného počítače jsou umístěna na výstupní sběrnici dat 130 . kam jsou přivedena ze vstupní sběrnice dat 000 přes sběrnicový multiplexor 1. Výstupní zařízení po pdebrání dat z výstupní sběrnice 130 nuluje výstupní řídící vodič žádosti o data 050« což vede pomocí hradla OR £ k nulování prvního RS klopného obvodu 2 a odtud dále k nulování vstupního řídicího vodiče žádosti o data 200 a dále nulování výstupního řídicího vodiče žádosti o data 050 vede k nulování druhého RS klopného obvodu 7 a odtud dále k nulování výstupního řídícího vodi- .- 6,261,559 indicates by setting its fourth output 07. These operations are performed by the microcomputer block 0 only by the hardware circuits, so they do not reduce the bit rate in the graphics mode. Setting the input control data conductor 010 leads both to the reset of the fifth output 08 of the microcomputer 0 and to the second AND flip-flop 2 of the second flip-flop 2 whose output 72 is connected via the second multiplexer 8 to the output control conductor 830. an output device that the data transmitted from the host computer is located on the output data bus 130. The output device, after taking data from the output bus 130, resets the output control wire of the data request 050 «, which leads to resetting the first RS of the flip-flop 2 by means of the OR gate and from there to reset the input. the data request control wire 200 and further resetting the data request output control wire 050 leads to resetting the second RS flip-flop 7 and from there further resetting the output control wire.

če dodání dat 830. Nulování vstupního řídicího vodiče žádosti o data 200 dále způsobí, že nadřazený počítač nuluje vstupní řídící vodič dodání dat 010. Po krátkém zdržení·, pokud nejsou splněny podmínky pro ukončení přenosu dat, nastaví mikropočítač 0 svůj pátý výstup 08, čímž se dává možnost pokračovat v dalším cyklu přenosu dat. Po provedení určitého počtu těchto cyklů (např. 160), nebo signalizuje-li nadřazený počítač sám ukončení přenosu dat nastavením vstupního řídicího vodiče Odmítnutí dat 020 namísto nastavení vstupního řídícího vodiče dodání dat,010. nastaví mikropočítač 0 svů.i čtvrtý výstup 07. čímž signalizuje ukončení přenosu dat a prostřednictvím hradla OR 5 nuluje první RS klopný obvod 3 a tím i vstupní řídicí vodič žádosti o data 200. Pak ukončí mikropočítač 0 grafický mod nulováním svého třetího výstupu 06 a mikropočítač 0 dokončí komunikaci s výstupním zResetting the data request control input wire 200 further causes the parent computer to reset the data input control wire 010. After a short delay, if the data transfer termination conditions are not met, the microcomputer 0 sets its fifth output 08, thereby gives the possibility to continue the next data transfer cycle. After performing a number of these cycles (e.g., 160), or if the host computer itself signals the end of data transmission by setting the input control wire Reject Data 020 instead of setting the input control wire data delivery, 010. sets the microcomputer 0 to the fourth output 07. thereby signaling the end of data transmission and resetting the first RS flip-flop 3 and thus the input request control wire 200 by means of the OR 5 gate. Then the microcomputer 0 terminates the graphic mode by resetting its third output 06 and microcomputer. 0 completes communication with the output from

zařízením stejně jako v alfanumerickém modu.device as in alphanumeric mode.

Řídicí jednotku zapojenou podle vynálezu lze připojit k nadřazenému počítači vybavenému asynchronním kanálem vstupu/výstupu^ například počítače J3EP _za lze ji využít především pro řízení alfanumerických a grafických vstupních zařízení, například elektrostatických bodových tiskáren připojených k řídicí jedndtce prostřednictvím paralelního rozhraní_/ například IRPR .A controller circuit according to the invention can be connected to a parent computer equipped with an asynchronous input / output channels-for example _a computer J3EP and can be used for the control of alphanumerical and graphical input devices, such as electrostatic dot printers connected to the controller via the parallel interface jedndtce _/ IRPR example.

Claims

SUBJECT OF THE INVENTION

261 559

The connection of the control unit for fast transfer of graphic data is characterized in that the input data bus (000) is connected to the first input (00) of the microcomputer block (0) and to the first input (10) of the bus multiplexers (1). the data supply control wire (010) is connected to the second input (O1) of the microcomputer block (0) and to the first input (60) of the second AND gate (2) and the data reject control wire (020) is connected to the third input (02) a microcomputer block (0), wherein the input request wire (200) is connected to the output (20) of the first multiplexer (2) and the output data bus (130) is connected to the output (13) of the bus multiplexer (1) and the output control the data delivery conductor (830) is connected to the output (83) of the second multiplexer (8), and the output request conductor (050) is connected to the fourth input (06) of the microcomputer block (0) and simultaneously to the second input (42) first gate AND (4) and at the same time to the second gate input (52) of the OR (5) and at the same time to the reset input (71) of the second RS flip-flop (7); further, the first output (03) of the microcomputer block (0) is connected by bus to the second input (11) of the bus multiplexers (1) and the second output (04) of the microcomputer block (0) is connected to the first input (80) of the second multiplexers (8) and a third outlet (06). the microcomputer block (0) is connected to the selection input (12) of the bus multiplexers (1) and the selection input (23) of the first multiplexer (2) and the selection input (82) of the second multiplexer (8) and the second input (61) of the second an AND gate (6) and a first gate gate input (51), the fourth output (07) of the microcomputer block (0) being connected to the third gate gate input (53) and the fifth microcomputer block output (08) (0) is connected to the first input (21) of the first mulitplexer (2) and to the first input (41) of the first AND gate (4), the output (40) of the first AND gate (4) is connected to the setting input (31) the first RS flip-flop (3), further the gate output (50) (50) is connected to the reset input (32) of the first RS flip-flop (3), the output (30) of the first RS flip-flop (3) is connected to the second the input (22) of the first multiplexer (2) and the third input (62) of the second gate aND (t>) and the output (63) of the second gate AND (b) is connected to the melting inlet (70) of the second

RS of flip-flop (7) whose output (72) is connected to the second input (81) of the second multiplexer (8) _o