CS261559B1 - Zapo.iení řídicí jednotky pro rychlý přenos grafických dat - Google Patents

Abstract

Řešení se týká zapojení řídicí jednotky pro rychlý přenos grafiokých dat. Tato řídicí^jednotka je sama řazená pomalým mikropočítačem, který umožňuje pomalý přenos například alfanumerických dat, včetně jejich různých transformací programem mikropočítače. Pomalý mikropočítač je dále vvužit pro řízení dalších obvodů ří­ dicí jednotky pro rychlý přenos dat, jejichž rychlost může být řádově vyšší než rychlost dat přenášených programem mikropočítače, ale která není nutno zpracová­ vat programem mikropočítače, jako například grafická data v rastrové® formátu pro výstupní grafické zařízení, nídici jednotku lze připojit k nadřazenému počítači vybavenému asynchronním výstupním kanálem (například počítač typu JSEP) a lze ji využít především pro řízení alfanumerických a grafických výstupních řízení, například elektrostatických nebo bodavých tiskáren, připojených k řídicí jednotee prostřednictvím paralelního rozhraní.

Description

Řešení se týká zapojení řídicí jednotky pro rychlý přenos grafiokých dat. Tato řídicí^jednotka je sama řazená pomalým mikropočítačem, který umožňuje pomalý přenos například alfanumerických dat, včetně jejich různých transformací programem mikropočítače. Pomalý mikropočítač je dále vvužit pro řízení dalších obvodů řídicí jednotky pro rychlý přenos dat, jejichž rychlost může být řádově vyšší než rychlost dat přenášených programem mikropočítače, ale která není nutno zpracovávat programem mikropočítače, jako například grafická data v rastrové® formátu pro výstupní grafické zařízení, nídici jednotku lze připojit k nadřazenému počítači vybavenému asynchronním výstupním kanálem (například počítač typu JSEP) a lze ji využít především pro řízení alfanumerických a grafických výstupních řízení, například elektrostatických nebo bodavých tiskáren, připojených k řídicí jednotee prostřednictvím paralelního rozhraní.

261 559

Vynález se týká zapojení řídící jednotky pro rychlý přenos grafických dat, která je řízena pomalým mikroprocesorem a je podle^-ynálezu přizpůsobena i na rychlý přenos grafických dat z nadřazeného počítače do výstupního grafického zařízení·

Dosud užívaná zapojení pro obdobné účely byla řešena pomocí rychlého procesoru, který je však materiálově velmi náročným nebo pomocí hardwarového řadiče značně složitého,nebo pomocí pomalého mikroprocesoru, který buď omezoval rychlost přenosu dat anebo vyžadoval spolupráci poměrně složitého řadiče s vyrovnávacími pamětmi.

Uvedené nevýhody odstraňuje zapojení rfdící jednotky podle vynálseu, jehož podstata spočívá v tom, že vstupní sběrnice dat je zapojena na první vstup bloku mikropočítače a na první vstup sběrnicového multiplexoru, dále vstupní řídící vodič dodání dat je zapojen na druhý vstup bloku mikropočítače a na první vstup druhého hradla AND. Vstupní řídící vodič odmítnutí dat je zapojen na třetí vstup bloku mikropočítače a dále vstupní řídicí vodič žádosti o data je zapojen na výstup prvního multiplexoru a dále výstupní sběrnice dat je zapojena na výstup' sběrnicového multiplexoruo Výstupní řídicí vodič dodání dat je zapojen na výstup druhého multiplexoru, výstupní řídicí vodič žádosti o data je zapojen na čtvrtý vstup bloku mikropočítače a současně na dru hý vstup prvního hradla AND a současně na druhý vstup hradla OR a současně na nulovací vstup druhého RS klopného obvodu. První výstup bloku mikropočítače je spojen sběrnicí s druhým vstupem sběrnicového multiplexoru, přičemž druhý výstup bloku mikropočítače je zapojen nsjprvní vstup druhého multiplexoru, dále pak třetí výstup bloku mikropočítače je zapojen na výběrový vstup sběrnicového multiplexoru a na výběrový vstup prvního multiplexoru a na výběrový vstup druhého multiplexoru a na druhý vstup

I

261 559 druhého hradla AND a na první vstup hradla OR. Čtvrtý výstup bloku mikropočítače je zapojen na třetí vstup hradla OR, pátý výstup bloku mikropočítače je zapojen na první vstup prvního multiplexoru a na první vstup prvního hradla AND, výstup prvního hradla AND je zapojen na nastavovací vstup prvního RS klopného obvodu, výstup hradla OR je zapojen na nulovací vstup prvního RS klopného obvodu, výstup prvního RS klopného obvodu je zapojen na druhý vstup prvního multiplexoru a na třetí vstup druhého hradla AND a dále pak výstup druhého hradla AND je zapojen na nastavovací vstup druhého RS klopného obvodu, jehož výstup je zapojen na druhý vstup druhého multiplexoru.

Zapojení řídící jednotky pro rychlý přenos grafických dat podle vynálezu přináší tu výhodu, že pomocí pomalého mikropočítače a jednoduchých přídavných obvodů lze řídit rychlé výstupní zařízení, které v grafickém modu vyžaduje rychlý přenos grafických dat bez jejich zpracování a v alfanumerickém modu naopax pomalejší přenos, ale s možností složitějšího algoritmu jejich zpracování. Tímto zapojením podle vynálezu byly vhodně spojeny rychlé, ale jednoduché.obvody pro přenos rastrových grafických dat a z.nsčně složitější, ale pomalý mikropočítač pro přenos a ✓ zpracování (např. transformace kódů, pamatování řádku, skládání symbolů apod.) alfanumerických dat, přičemž vnitřní inteligence mikropočítače se s výhodou využívá i pro řízení a hlídání chyb rychlého přenosu rastrových grafických dat.

•Jedno z možných zapojení řídící jednotky podle vynálezu j-e znázorněno na připojeném výkresu.. Řídicí jednotka podle obr. 1 se skládá z bloku mikropočítače O, ze sbernicového multiplexoru j., z prvního multiplexoru 2, z druhého multiplexoru 8, z prvního hradla AND 4, z druhého hradla AND 6, z hradla OR fa ^z prvního RS klopného obvodu 3 a z druhého RS- klopného obvodu fa

Tyto bloky jsou vzájemně propojeny tak, že vstupní sběrnice dat 000 je zapojena na první vstup 00 bloku mikropočítače 0 a na první vstup 1.0 sbernicového multiplexoru 1. Vstupní řídicí vodič dodání dat 010 je zapojen na druhý vstup 01 bloku mikropočítače O a na první vstup 60 druhého hradla AND 2. Vstupní řídicí vodič odmítnutí dat 020 je zapojen na třetí vstup 02 bloku mikropočítače 0 a dále vstupní řídicí vodič žádosti o data 200 je zapojen na výstup 20 prvního multiplexoru 2. Výstupní sběrnice dat 130 je zapojena na výstup 13 sběrnicového raultiplexoru 1 a výstupní řídicí vodič dodání dat 830 je zapojen

- 3 261 559 na výstup 83 druhého multiplexoru 8 a výstupní řídicí vodič žádosti o data 050 je zapojen na čtvrtý vstup 06 bloku mikropočítače 0 a současně na druhý vstup 42 prvního hradla AND 4 a současně na druhý vstup 52 hradla OR 5, a současně na nulovací vstup 71 druhého RS klopného obvodu 7. První výstup 03 bloku mikropočítače 0 je spojen sběrnicí s druhým vstupem 11 sběrnicového multiplexoru 1 a druhý výstup 04 bloku mikropočítače 0 je zapojen na první vstup 80 druhého multiplexoru 8 a třetí výstup 06 bloku mikropočítače O je zapojen na výběrový vstup 12 sběrnicového multiplexoru i a na výběrový vstup 23 prvního multiplexoru 2 a na výběrový vstup 82 druhého multiplexoru 8 a na druhý vstup 61 druhého hradla AND 6 a na první vstup 51 hradla OR 5o Čtvrtý výstup 07 bloku mikropočítače 0 je zapojen na třetí vstup 53 hradla OR 5 a pátý výstup 08 bloku mikropočítače 0 je zapojen na první vstup 41 prvního hradla AND 4. Výstup 4.0 prvního hradla AND 4 je zapojen na nastavovací vstup 31 prvního RS klopného obvodu 3 a výstup 50 hradla OR 5 je zapojen na nulovací vstup 32 prvního RS klopného obvodu 3, přičemž výstup 30 prvního RS klopného obvodu 3 je zapojen na druhý vstup 22 prvního multiplexoru 2 a na třetí vstup 62 druhého hradla AND 6. Výstup 63 druhého hradla AND 6 je zapojen na nastavovací vstup 70 druhého RS klopného obvodu 7 jehož výstup 72 je zapojen na druhý vstup 81 druhého multiplexoru. 8 ₀

Zapojení řídicí jednotky pro rychlý přenos grafických dat podle obr. 1 pracuje následujícím způsobem:

Vstupní data jsou přiváděna z nadřazeného počítače po vstupní sběrnici dat 000 a současně jsou vedena do bloku mikropočítače 0 a na vstup 10 sběrnicového multiplexoru χ. Pokud je třeba vstupní data zpracovávat mikropočítačem 0, mikropočítač 0 je odebírá ze svého vstupu 00, zpracovává je a posílá na svůj výstup 03. odkud jsou vedena na sběrnicový multiplexor 1. Tento multiplexor 1 je řízen též mikropočítačem 0, který pomocí svého výstupu 06 určuje, zda na vstupní sběrnici dat 110 ( což je výstup 13 sběrnicového multiplexoru 1) jsou vedena přímo data ze vstupní sběrnice dat 000 nebo z výstupu 03 mikropočítače 0. Při rychlém přenosu dat data postupují ze vstupní sběrnice dat 000 přes sběrnicový multiplexor 1 na výstupní sběrnici dat 130 bez jakéhokoli zpracování,·což je právě typické pro rychlý přenos grafických rastrových dat.

- 4 2Jil 559

Při pomalém přenosu dat data postupují ze vstupní sběrnice dat 000 přes blok mikropočítače 0₉ kde jsou zpracovávána, na výstup 03 mikropočítače 0 a odtud dále přes sběrnicový multiplexor JL na výstupní sběrnici dat 130, což je typické pro poz malý přenos alfanumerických dat. Alfanumerická data totiž kódují jednotlivé symboly a proto jejich množství je řádově nižší

Z ♦ než u grafických rastrových dat, které kódují jednotlivé grafické body rastru a proto i frekvence přenosu je řádově nižší u alfanumerických dat. Alfanumerická data, na rozdíl od grafických rastrových dat, mohou vyžadovat zpracování mikropočíz tačem, např. pro transformaci kódů symbolů mezi nadřazeným počítačem a výstupním zařízením.

Pokud data ze vstupní sběrnice dat OQQ postupují přímo přes sběrnicový multiplexor 1 na výstupní sběrnici dat 130« budeme říkat, že řídící jednotka podle vynétzu pracuje v z

grafickém modu. Pokud jsou data ze vstupní sběrnice dat 000 zpracovávána v mikropočítači 0 a postupují na výstupní sběrnici dat 130 z výstupu Oj mikropočítače 0, budeme říkat, že z

řídící jednotka podle vynálezu pracuje v alfanumerickém modu.

z

Druh modu určuje mikropočítač 0 svým výstupem 06. Je-li z

alfanumerický mod, sběrnicový multiplexor 1 propojuje svůj druhý vstup 11 na svůj výstup 13. první multiplexor 2 propojuje svůj první vstup 21 na svůj výstup 20 a druhý multiplexor Θ propojuje svůj první vstup 80 na svůj výstup 83.

V alfanumerickém modu pracuje řídicí jednotka podle vynálezu takto (viz obr. 2): Mikropočítač 0 nastaví svůj pátý výstup 08, čímž indikuje,že chce odebírat data z nadřazeného počítače. Signál na tomto vodiči je veden přes první multiplexor 2 na vstupní řídicí vodič žádosti o data 200. Nadřazený počítač pak umístí data na vstupní sběrnici dat 000 a nastaví vstupní řídící vodič dodání dat 010. Mikropočítač 0 si tato data odebere ze svého vstupu 00 do své vnitřní paměti a nuluje signál na svém pátém výstupu 08, čímž se nuluje vstupní řídící vodič žádosti o data 200 a nadřazený počítač odpoví nulováním vstupního řídicího vodiče dodání dat 010. Tím se ukončí přenos jednoho alfanumerického znaku z nadřazeného počítače do mikropočítače řídicí jednotky.

Pokud nadřazený počítač chce ukončit přenos dat, namísto

- 5 261 55S aby data dodal popsaným způsobem, odpoví na vstupní řídící signál žádosti o data 200 nastavením vstupního řídícího vodiče odmítnutí dat 020. Podle toho pozná mikropočítač 0, že přenos dat je ukončen a nuluje svůj pátý výstup 08 a tím i vstupní řídící vodič žádosti o data. Po ukončení přenosu alfanumerických dat z nadřazeného počítače do vnitřní paměti mikropočítače, tato data jsou mikropočítačem zpracována-.např.

z převod do jiného kódu-a předána do výstupního zařízení následujícím postupem:

Výstupní zařízení oznamuje svoji připravenost k odběru dat signálem na výstupním řídícím vodiči žádosti o data 050. Mikropočítač 0 si zjistí přítomnost tohoto signálu na svém čtvrtém vstupu 05. vyšle na svůj první vystup 03 zpracovaná data, která postupují přes sběrnicový multiplexor 1 na výstupní sběrnici dat 130 do výstupního zařízení. Potom mikropočítač 0 nastaví signál na svůj druhý výstup 04 a ten postupuje přes druhý multiplexor 8 na výstupní řídicí vodič dodání dat 830. Tím výstupní zařízení odebere data z výstupní sběrnice dat 130 a nuluje signál na výstupním řídícím vodiči žádosti o data 050. Tím je ukončen přenos jednoho alfanumerického znaku z mikropočítače řídicí jednotky do výstupního zařízenío z

Je-li zvolen grafický mod na třetím výstupu 06 mikropočítače 0, pak sběrnicový multiplexor 1 propojuje svůj první vstup 10 na svůj výstup 13. první multiplexor 2 propojuje svůj druhý vstup 22 na svůj výstup 20 a· druhý multiplexor 8 propojuje svůj druhý vstup 81 na svůj výstup 83.

z

V grafickém modu pracuje řídící jednotka podle vynálezu takto (viz obr. 3): Výstupní zařízení oznámí svoji připravenost k odběru dat signálem na výstupním řídicím vodiči žádosti o data 050. Jakmile je mikropočítač 0 připraven na zahájení přenosu dat, nastaví svůj pátý výstup 08 a tojvede prostřednictvím prvního hradla AND 4 k nahození prvního RS klopného obvodu 3, jehož výstup 30 je propojen přes první multiplexor 2 na vstupní řídicí vodič žádosti o data 200. Nadřazený počíz tač,stejně jako v alfanumerickém modu, pak umístí data na vstupní sběrnici dat OOP a nastaví vstupní řídicí vodič dodáz ní dat 010. Mikropočítač 0 v grafickém modu tato data však neodebírá a jeho :íkolem je sledování chyb přenosu parity , čítání počtu přenesených dat a vyhodnocení konce přenosu dat, které

- 6 261 559 indikuje nastavením svého čtvrtého výstupu 07. Tyto činnosti provádí blok mikropočítače 0 pouze hardwarovými obvody, takže nesnižují rychlost přenosu v grafickém modu. Nastavení vstupního řídícího vodiče dodání dat 010 vede jednak k nulování pátého výstupu 08 mikropočítače 0 a dále pomocí druhého hradla AND j6 k nahození druhého RS klopného obvodu 2» jehož výstup 72 je propojen přes druhý multiplexor 8 na výstupní řídící vodič dodání dat 830. který oznamuje výstupnímu zařízení, že data vysílaná z nadřazeného počítače jsou umístěna na výstupní sběrnici dat 130 . kam jsou přivedena ze vstupní sběrnice dat 000 přes sběrnicový multiplexor 1. Výstupní zařízení po pdebrání dat z výstupní sběrnice 130 nuluje výstupní řídící vodič žádosti o data 050« což vede pomocí hradla OR £ k nulování prvního RS klopného obvodu 2 a odtud dále k nulování vstupního řídicího vodiče žádosti o data 200 a dále nulování výstupního řídicího vodiče žádosti o data 050 vede k nulování druhého RS klopného obvodu 7 a odtud dále k nulování výstupního řídícího vodi- .

če dodání dat 830. Nulování vstupního řídicího vodiče žádosti o data 200 dále způsobí, že nadřazený počítač nuluje vstupní řídící vodič dodání dat 010. Po krátkém zdržení·, pokud nejsou splněny podmínky pro ukončení přenosu dat, nastaví mikropočítač 0 svůj pátý výstup 08, čímž se dává možnost pokračovat v dalším cyklu přenosu dat. Po provedení určitého počtu těchto cyklů (např. 160), nebo signalizuje-li nadřazený počítač sám ukončení přenosu dat nastavením vstupního řídicího vodiče Odmítnutí dat 020 namísto nastavení vstupního řídícího vodiče dodání dat,010. nastaví mikropočítač 0 svů.i čtvrtý výstup 07. čímž signalizuje ukončení přenosu dat a prostřednictvím hradla OR 5 nuluje první RS klopný obvod 3 a tím i vstupní řídicí vodič žádosti o data 200. Pak ukončí mikropočítač 0 grafický mod nulováním svého třetího výstupu 06 a mikropočítač 0 dokončí komunikaci s výstupním z

zařízením stejně jako v alfanumerickém modu.

Řídicí jednotku zapojenou podle vynálezu lze připojit k nadřazenému počítači vybavenému asynchronním kanálem vstupu/výstupu^ například počítače J3EP _za lze ji využít především pro řízení alfanumerických a grafických vstupních zařízení, například elektrostatických bodových tiskáren připojených k řídicí jedndtce prostřednictvím paralelního rozhraní_/ například IRPR .

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   261 559

   Zapojení řídící jednotky pro rychlý přenos grafických datj vyznačující se t í m, ž e vstupní sběrnice dat (000) je zapojena na první vstup (00) bloku mikropočítače (0) a na první vstup (10) sběrnicového multiplexorů (1), dále vstupní řídící vodič dodání dat (010) je zapojen na druhý vstup (Ol) bloku mikropočítače (0) a na první vstup (60) druhého hradla AND (2) a vstupní řídící vodič odmítnutí dat (020) je zapojen na třetí vstup (02) bloku mikropočítače (0), přičemž vstupní řídící vodič žádosti o data (200) je zapojen na výstup (20) prvního multiplexorů (2) a výstupní sběrnice dat (130) je zapojena na výstup (13) shěrnicového multiplexorů (1) a výstupní řídicí vodič dodání dat (830) je zapojen na výstup (83) druhého multiplexorů (8) a dále výstupní řídící vodič žádosti o data (050) je zapojen na čtvrtý vstup (06) bloku mikropočítače (0) a současně na druhý vstup (42) prvního hradla AND (4) a současně na druhý vstup (52) hradla OR (5) a současně na nulovací vstup (71) druhého RS klopného obvodu (7); dále pak první výstup (03) bloku mikropočítače (0) je spojen sběrnicí s druhým vstupem (11) sběrnicového multiplexorů (1) a druhý výstup (04) bloku mikropočítače (0) je zapojen na první vstup (80) druhého multiplexorů (8) a třetí výstup (06). bloku mikropočítače (0) je zapojen na výběrový vstup (12) sběrnicového multiplexorů (1) a na výběrový vstup (23) prvního multiplexorů (2) a na výběrový vstup (82) druhého multiplexorů (8) a na druhý vstup (61) druhého hradla AND (6) a na první vstup (51) hradla OR (5), přičemž čtťrtý výstup (07) bloku mikropočítače (0) je zapojen na třetí vstup (53) hradla OR (5) a pátý výstup(08) bloku mikropočítače (0) je zapojen na první vstup (21) prvního mulitplexoru (2) a na první vstup (41) prvního hradla AND (4), dále výstup (40) prvního hradla AND (4) je .zapojen na nastavovací vstup (31) prvního RS klopného obvodu (3), dále výstup (50) hradla OR (5) je zapojen na nulovací vstup (32) prvního RS klopného obvodu (3) , přičemž výstup (30) prvního RS klopného obvodu (3) je zapojen na druhý vstup (22) prvního multiplexorů (2) a na třetí vstup (62) druhého hradla aND (t>) a dále výstup (63) druhého hradla AND (b) je zapojen na nastavovací vstup (70) druhého

   RS klopného obvodu (7)jjehož výstup (72) je zapojen na druhý vstup (81) druhého multiplexorů (8)_o