CS260532B1 - Zapojeni pro adresovánirychlá obrazová památi - Google Patents

Zapojeni pro adresovánirychlá obrazová památi Download PDF

Info

Publication number
CS260532B1
CS260532B1 CS869409A CS940986A CS260532B1 CS 260532 B1 CS260532 B1 CS 260532B1 CS 869409 A CS869409 A CS 869409A CS 940986 A CS940986 A CS 940986A CS 260532 B1 CS260532 B1 CS 260532B1
Authority
CS
Czechoslovakia
Prior art keywords
image
field
memory
address
inputs
Prior art date
Application number
CS869409A
Other languages
English (en)
Other versions
CS940986A1 (en
Inventor
Jindrich Mikulec
Ales Johanovsky
Miroslav Jirkovsky
Zdenek Sobotka
Original Assignee
Jindrich Mikulec
Ales Johanovsky
Miroslav Jirkovsky
Zdenek Sobotka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jindrich Mikulec, Ales Johanovsky, Miroslav Jirkovsky, Zdenek Sobotka filed Critical Jindrich Mikulec
Priority to CS869409A priority Critical patent/CS260532B1/cs
Publication of CS940986A1 publication Critical patent/CS940986A1/cs
Publication of CS260532B1 publication Critical patent/CS260532B1/cs

Links

Landscapes

  • Studio Circuits (AREA)

Abstract

Řešení se týká oboru adresování rychlé obrazové paměti,.zvláště pro digitální zpracování obrazu, se záznamem a čtením obrazu v reálném čase televizní­ ho rozkladu a řeší problém snadné volby formátu obrazu, jednoduché změny velikosti obrazové matice, jednoduchého zvětšování čteného obrazu beze změny dat v parněEovém poli, možnosti výběru různých částí obrazového pole pro zobrazení a plynulého posunu čteného obrazu po celém obrazovém poli. Podstata spočívá v realizaci vzájemného propojení jednotlivých funkčních bloků zapojení a jejich rozdělení do dvou skupin, z nichž každá sestává z jednoho registru a jednoho adresového čitače a společného paměťového pole, přičemž výstupy jednoho adresového čitače jsou spojeny se sloupcovými adresovými vstupy paměťového pole pro vytvoření adres bodů na řádku, zatímco výstupy druhého adresového čitače jsou spojeny s řádkovými adresovými vstupy paměťového pole pro vytvoření adres jednotlivých řádků, přičemž první bit adres řádků je oddělen.

Description

Vynález se týká zapojení pro adresování rychlé obrazové paměti, vhodné zvláště pto digitální zpracování obrazu, se záznamen a čtením obrazu, v reálném čase televizního rozkladu.
V praxi je třeba do obrazové paměti rychle zapisovat obrazová data a současně jiná obrazová data čist a aby byla splněna podmínka nezávislosti zápisu a čtení, musí být adresování pro zápis a čtení vzájemně nezávislé. Rychlost zápisu a čtení musí odpovídat reálnému času televizního rozkladu to je rychlosti toku obrazových dat na výstupu analogově-číslicového převodníku. Jedno obrazové pole je zaznamenáno např. během doby trvání jednoho televizního snímku. Při zápisu a čtení dat je nutné adresovat paměťové pole. Adresování obrazových dat v paměťovém poli bývá řešeno čítačem, který před příchodem data nebo před požadavkem na jeho čtení změní svůj stav a tlm adresuje data v paměti. Uvedené uspořádání má nevýhody při užívání různých formátů obrazů, např. čtvercového nebo televizního formátu, při užívání různých rozměrů obrazů nebo při jejich organizaci v rámci paměťové matice, bu3 s jedním obrazem s velkým počtem obrazových bodů nebo s větším počtem obrazů s menším počtem obrazových bodů. Nevýhody spočívají v komplikacích při řešení čítače, které vyplývají z uvedených požadavků. Další nevýhodou je složitý přístup k obrazovým datům z procesoru, který je má zpracovávat, nebot chceme-li vybrat určitý obrazový bod, musíme jeho adresu vypočítat, přičemž je výpočet pro každý formát jiný. Nesnáze nastávají rovněž při zpracování obrazu s prokládáním půlsnímků a při jeho zvětšování, protože nelze jednoduše odvodit adresu bodu od adresy stejnolehlého bodu v předchozím řádku.
Uvedené nevýhody odstraňuje zapojení obvodu pro adresování rychlé obrazové paměti, sestávající z několika funkčních bloků. Je to paměťové pole, první adresový čitač, první registr a druhý registr. První registr je opatřen řadou vstupů a jeho výstupy jsou spojeny s nastavovacími vstupy prvého adresového čítače, který je ještě opatřen vstupem pro hodinový signál, vstupem ř>ro nastavovací signál a výstupy, které jsou spojeny se sloupcovými adresovými vstupy paměťového pole. Druhý registr je opatřen druhou řadou vstupů a jeho výstupy jsou spojeny s nastavovacími vstupy druhého adresového čitače, jenž je ještě opatřen vstupem pro hodinový signál, vstupem pro nastavovací signál a výstupy, které jsou spojeny s řádkovými adresovými vstupy paměťového pole a to je ještě opatřeno odděleným řádkovým vstupem. Uvedené uspořádáni zapojení řeší problém vytvoření čtecí a zápisové adresy pro adresování paměťového pole pamětí typu RAM.
- Výhodou zapojení podle vynálezu je možnost snadné volby formátu obrazu, jednoduchý přechod na různé velikosti obrazové matice a jednoduché zvětšování čteného obrazu, beze změny dat v paměťovém poli. Další výhodou je možnost výběru různých částí obrazového pole pomocí přednastavení adresových čítačů. Při dané organizaci adresování to umožňuje plynulý posun po celém obrazovém poli, což je výhodné při čtení nebo zápisu do libovolné části paměťového pole nebo při jeho rozdělení na samostatné části pro zápis několika různých obrazů. Výhodou je též oddělení prvního adresovacího řádkového bitu, který se přivádí na oddělený řádkový vstup paměťového pole, a umožňuje záznam prokládaného televizního signálu neprokládaně v obrazové paměti, což usnadňuje zvětšování obrazu při čtení a zjednodušuje zpracování obrazu procesorem.
Na obrázku je znázorněno blokové schéma zapojení funkčních celků obvodu pro adresování rychlé obrazové paměti. Obvody pro vstup a výstup obrazových dat do resp. z paměťového pole nejsou zakresleny, neboť nejsou pro vynález podstatné.
Zapojeni pro adresování rychlé obrazové paměti je realisováno tak, že funkční bloky, to je paměťové pole M, první adresový čitač Cl, druhý adresový čitač C2, první registr Rl, druhý registr R2 jsou podle vynálezu propojeny tak, že požadovaný úkol plní s vyšším účinkem než dosud známá zapojení. První registr Rl je opatřen první řadou vstupů Al až AN a jeho výstupy Al' až AN~ jsou spojeny se stejně značenými nastavovacími vstupy prvého adresového čitače Cl, jenž je ještě opatřen vstupem CLI pro hodinový signál, vstupem SI pro nastavovací signál prvního adresového čitače Cl a výstupy Bl až BN, které jsou spojeny se stejně značenými sloupcovými adresovými vstupy paměťového pole M. Druhý registr R2 je opatřen druhou řadou vstupů D2 až DM a jeho výstupy D2' až DM' jsou spojeny se stejně značenými nastavovacími vstupy druhého adresového čítače C2, jenž je ještě opatřen vstupem CL2 pro hodinový signál, vstupem S2 pro nastavovací signál druhého adresového čítače C2 a výstupy E2 až EM, které jsou spojeny se stejně značenými řádkovými adresovými vstupy pamětového pole M a to je ještě opatřeno odděleným řádkovým vstupem El.
Funkce zapojení obvodu pro adresování rychlé obrazové paměti bude blíže vysvětlena podle na obrázku znázorněného blokového schématu realisovaného zapojení. Uvedené uspořádání zapojení umožňuje vytvoření čtecí a zápisové adresy pro adresování pamětového pole pamětí typu RAM. Podstata řešení spočívá v rozdělení adresových čitačů Cl a C2 do dvou samostatných skupin, z nichž jedna vytváří adresy bodů na řádku a druhá adresy řádků. Celek sestává z několika funkčních bloků, to je pamětového pole M adresované dvěma skupinami adresových bitů přiváděných na vstupy Bl až BN resp. E2 až EM, první adresový čitač Cl pro generování adresy bodu v řádku, druhý adresový čitač C2 pro generování adresy řádku, první registr R1 pro přednastavení prvního adresového čítače Cl a druhý registr R2 pro přednastavení druhého adresového čítače C2. Adresové čitače Cl resp. C2 čítají impulsy, které jsou přivedeny na vstup CLI resp. CL2 pro hodinový signál. Každý z čitačů je uvolněn pro čítání pouze v okamžiku, kdy to povolí signál, přivedený na vstup SI resp. S2 pro nastavovací signál. Bez signálu jsou adresové čitače Cl a C2 v klidu a jsou nastaveny na počáteční hodnotu, danou údajem na nastavovacích vstupech AI* až AN' prvého adresového čitače resp. D2' až DM' druhého adresového čitače. Tímto uspořádáním je umožněna volba různého formátu obrazu, různého počátečního . bodu pro zápis a zobrazení v horizontálním i vertikálním směru a při' změně hodinového signálu na vstupech CLI resp, CL2 pro hodinový signál prvého resp. druhého adresového čitače různá zápisová a čtecí rychlost, např. pro zápis s poloviční rychlostí se zapisuje do pamětového pole pouze každý druhý bod a řádek jednoho půlsnímku a pro dvojnásobné zvětšení obrazu při čtení se čte každý bod a řádek dvakrát. První registr R1 resp. druhý registr R2 pro přednastavení prvého resp. druhého čitače slouží k uchování údaje počáteční řádkové resp. sloupcové adresy. Oddělený řádkový vstup El pamětového pole používáme při zápisu obrazu např. z televizní kamery tak, že nastavíme hodnotu signálu na odděleném řádkovém vstupu El pamětového pole M rovnou log. 1 při lichém půlsnímku, takže se zapisují řádky 1,3, 5 atd. do pamětového pole M a při sudém půlsnímku nastavíme hodnotu signálu rovnou log. nule, takže se zapisují řádky 2, 4, 6 atd., a i při prokládaném řádkování zabírá obraz v pamětovém poli souvislý prostor. Při čtení obrazu z paměti je signál na odděleném řádkovém vstupu El pamětového pole nastaven stejným způsobem. Při požadavku dvojnásobného zvětšení při čtení přivádíme na oddělený řádkový vstup El pamětového pole signál s polovičním řádkovým kmitočtem a na vstup CL2 pro hodinový signál druhého čitače signál se čtvrtinovým kmitočtem. Tímto způsobem je zajištěno vyčítání řádek v pořadí 1, 2, 3 atd. stejně v obou půlsnímcích. Obdobně je zajištěna funkce při jiných zvětšeních, ale vždy v násobku 2^.
Řešeni zapojení pro adresování rychlé obrazové paměti podle vynálezu je využitelné v zařízeních, která vyžadují rychlý zápis nebo čtení dat z obrazové paměti. Je vhodné především pro digitální zpracování obrazu.

Claims (1)

  1. PŘEDMĚT VYNALEZU
    Zapojení pro adresování rychlé obrazové paměti vyznačující se tím, že první registr (Rl) je opatřen prvou řadou vstupů (AI až AN) a jeho výstupy (AI' až AN‘) jsou spojeny s nastavovacími vstupy prvého adresového čitače (Cl), jenž je dále opatřen vstupem (CLI) pro hodinový signál, vstupem (Slj pro nastavovací signál a výstupy (Bl až BN), které jsou spojeny se sloupcovými vstupy pamětového pole (M), zatímco druhý registr (R2) je opatřen druhou řadou vstupů (D2 až DM) a jeho výstupy (D2' až DM') jsou spojeny s nastavovacími vstupy druhého adresového čitače (C2), jenž je dále opatřen vstupem (CL2) pro hodinový signál, vstupem (S2) pro nastavovací signál a výstupy (E2 až EM), které jsou spojeny s řádkovými adresovými vstupy pamětového pole (M), jenž je dále opatřeno odděleným vstupem (El).
CS869409A 1986-12-17 1986-12-17 Zapojeni pro adresovánirychlá obrazová památi CS260532B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS869409A CS260532B1 (cs) 1986-12-17 1986-12-17 Zapojeni pro adresovánirychlá obrazová památi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS869409A CS260532B1 (cs) 1986-12-17 1986-12-17 Zapojeni pro adresovánirychlá obrazová památi

Publications (2)

Publication Number Publication Date
CS940986A1 CS940986A1 (en) 1988-05-16
CS260532B1 true CS260532B1 (cs) 1988-12-15

Family

ID=5444496

Family Applications (1)

Application Number Title Priority Date Filing Date
CS869409A CS260532B1 (cs) 1986-12-17 1986-12-17 Zapojeni pro adresovánirychlá obrazová památi

Country Status (1)

Country Link
CS (1) CS260532B1 (cs)

Also Published As

Publication number Publication date
CS940986A1 (en) 1988-05-16

Similar Documents

Publication Publication Date Title
US4688032A (en) Image display control apparatus
US4794566A (en) Random access memory apparatus
KR950010570B1 (ko) 멀티포오트메모리
US5412611A (en) FIFO memory device capable of writing contiguous data into rows
CA2058250C (en) Method and apparatus for arranging access of vram to provide accelerated writing of vertical lines to an output display
US4806920A (en) Device for producing an output image while giving an original image a rotation of 90, 180, or 270
US5585863A (en) Memory organizing and addressing method for digital video images
US5065368A (en) Video ram double buffer select control
JP3278756B2 (ja) 画像処理方法及び装置
EP0497493A2 (en) Signal processing system having reduced memory space
EP0456394B1 (en) Video memory array having random and serial ports
JPS6041378B2 (ja) 画像記憶装置
JPH0731489B2 (ja) メモリ・アレイのアクセス方法
CS260532B1 (cs) Zapojeni pro adresovánirychlá obrazová památi
JPH06167958A (ja) 記憶装置
JPH0120430B2 (cs)
RU1637638C (ru) Формирователь сигналов телевизионных изображений
JPH03196376A (ja) 全フイールド記憶装置から複数の隣接記憶位置に並列にアクセスするアドレス指定機構
JP3036112B2 (ja) 多画面表示装置
KR100224797B1 (ko) 프레임버퍼구동장치
JPH0630073B2 (ja) メモリ装置
JPS6050584A (ja) メモリ装置
JPS62236076A (ja) フレ−ムバツフアメモリアクセス方式
SU1032477A1 (ru) Устройство дл отображени информации на телевизионном индикаторе
JPS63245084A (ja) インタレ−ス画像デ−タ変換方式