CS259276B1

CS259276B1 - 1 from 10 code's self-acting checking circuit connection

Info

Publication number: CS259276B1
Application number: CS868741A
Authority: CS
Inventors: Rudolf Hronec
Original assignee: Rudolf Hronec
Priority date: 1986-11-28
Filing date: 1986-11-28
Publication date: 1988-10-14
Also published as: CS874186A1

Abstract

Problematika patří do odboru výpočtovej techniky a rieši zapojenie obvodu pre samočinná kontrolu kódu 1 z 10. Podstata riešenia je v tom, že má štrukturálnu logická schému, poaostávajúcu z 3 logických úrovní, z ktorých prvú a tretiu logickú úroveň tvoria súčtové logické členy, druhů úroveň tvoria súčinové logické členy. Pre realizáciu Strukturálně] schémy je /potřebných 17 logických členov a celkový počet vstupov týchto logických členov je 50. Obvod má široké uplatnenie pri konštrukcii časti počítačov, ako sú zbernice, kontrola prerušovacieho systému, sekvenčně automaty s detekciou porúch, převodníky medzi kódmi, kontrola přenosu dát medzi časťami počítača, kontrola výstupu riadenia signálnej skupiny v zabezpečovacej technike. Kontrola prevodníka z dvojkovej sústavy do desiatkovej sústavy.The issue belongs to the computing department techniques and solving the circuitry circuitry control code 1 of 10. The essence of the solution is that it has a structural logic a schematic of 3 logical levels of which the first and third logical levels form sum logic members, species level form product logic members. For realization Structurally] the logic is 17 logical members and the total number of entries these logical members are 50. The circuit is wide application in the construction of computer parts such as buses, interrupt control system, sequentially with detection machines faults, transducers between codes, control transferring data between computer parts control of signal group control output in security technology. Transmitter Check from binary to decimal system.

Description

Vynález sa týká zapojenia obvodu pre samočinná kontrolu kódu 1 z 10, ktorý kontroluje příslušnost vstupného signálu ku kódu 1 z 10, ktorý má desať dv-ojhodno-tových vstupných premenných a dve výstupné premenné.The invention relates to a circuit of a self-checking circuit of code 1 of 10, which checks that the input signal belongs to code 1 of 10, which has ten two-valued input variables and two output variables.

Logický obvod je schopný detekovat vlastně poruchy, pretože spíňa podmienky vstupného- vektora alebo pri poruche vlastného logického obvodu, nadobúdajú výstupné premenné rovnaké hodnoty a tým detekují! poruchu. V bezporuchovém stave sú tieto výstupné premenné navzájom inverzně.The logic circuit is able to detect faults because the input-vector conditions or the failure of its own logic circuit, the output variables acquire the same values and thus detect! malfunction. In a fault-free state, these output variables are inverse to each other.

Doteraz známe zapojenia obvodu pre samočinná kontrolu kódu 1 z 10 sú tieto:Hitherto known circuitry for self-checking code 1 of 10 are as follows:

a) S použitím samočinné kontrolovaného obvodu pre kód 3 z 6. Na vstup tohoto obvodu musí byť připojený logický obvod pre převod kódu 1 z 10 na kód 3 z 6. Počet vstupov všetkých logických členov příslušného obvodu je 62.(a) Using a self-test circuit for code 3 of 6. A logic circuit for the conversion of code 1 of 10 to code 3 of 6 shall be connected to the input of this circuit.

bj Kaskádně zapojenie. Je použitý výstupný samiotestovateíný logický obvod a kaskádně připojený obvod. Počet logických úrovní je 6. Tento spósob sa nazýva Meznev.bj Cascade connection. An output self-testable logic circuit and a cascaded circuit is used. The number of logical levels is 6. This is called Meznev.

c) Trojúrovňový samotestovatetný logický obvod kódu 1 z 10 podlá Izawu má 72 vstupov logických členov.c) The three-level Izawa Self-Testing Logic Circuit 1 of 10 has 72 logic element inputs.

Nevýhody týchto troch riešení sú nasledujúce: Cena riešenia s použitím samočinné kontrolovaného obvodu pre kód 3 z 6 vyčíslená počtom vstupov všetkých logických členov, potřebných pre realizáciu príslušnej štruktúrnej schémy je 68 vstupov. Riešenie podlá kaskádneho zapojenia potřebuje 48 v-stupo-v logických členov. Počet logických členov riešenia podlá kaskádneho zapojenia je 20. Počet logických úrovní je 6. Zariadenie podlá trojúrovňového samotestovatelného logického obvodu kódu 1 z 10 podlá Izawu potřebuje 72 vstupov.The disadvantages of these three solutions are as follows: The cost of the solution using a self-controlled circuit for code 3 of 6 calculated by the number of inputs of all logic elements required to implement the respective structural scheme is 68 inputs. The cascade solution needs 48 in-logic members. The number of logic members of the cascaded wiring solution is 20. The number of logic levels is 6. The 3-level self-testable logic circuit of Izawa code 1 of 10 needs 72 inputs.

V dósledku velkého počtu logických úrovní je oneskorenie u oboch prvých riešení velké.Due to the large number of logical levels, the delay in both first solutions is great.

Vyššie uvedené nevýhody odstraňuje zuno ienie podlá vynálezu, pozostávajúceho z troch logických úrovní, podstata ktorého spočívá v- tom, že prvá vstupná svorka je připojená na prvý vstup prvého súčtového logického člena a na druhý vstup piateho súčtového logického člena, druhá vstupná svorka je připojená na druhý vstup prvého súčtového logického Člena a na prvý vstup druhého súčtového logického člena, tretia vstupná svorka je připojená na druhý vstup druhého súčtového logického člena a na prvý vstup tretieho súčtového logického člena, štvrtá vstupná svorka je připojená na druhý vstup tretieho súčtového logického člena a na prvý vstup štvrtého súčtového logického člena, piata vstupná svorka je připojená na druhý vstup štvrtého súčtového logického člena a na prvý vstup piateho súčtového logického člena, šiesta vstupná svorka je připojená na třetí vstup prvého súčtového- logického člena a na štvrtý vstup tretieho súčtového logického člena, siedma vstupná svorka je připojená na třetí vstup druhého súčtového logického člena a na třetí vstup štvrtého súčtového logického člena, osma vstupná svorka je připojená na třetí vstup tretieho súčtového logického člena a na třetí vstup piateho súčtového logického člena, deviata vstupná svorka je připojená na štvrtý vstup prvého súčtového logického člena a na štvrtý vstup štvrtého súčtového logického člena, desiata vstupná svorka je připojená na štvrtý vstup druhého súčtového logického člena a na štvrtý vstup piateho súčtového logického člena, výstup prvého súčtového logického člena je připojený na prvý vstup prvého súčinovéh-o logického člena, na prvý vstup piateho súčinového logického- člena, na druhý vstup šiesteho súčinového logického člena a na druhý vstup dev-iateho sú-čino-vého logického člena, výstup druhého- súčtového l-ogického- člena je připojený na druhý vstup prvého súčinového logického člena, na -prvý vstup druhého súčinového logického člena, na druhý vstup siedmeho súčinového logického člena a na druhý vstup desiateho súčinového logického- člena, výstup tretieho súčto-véh-o logického člena je připojený na druhý vstup druhého- súčinového logického člena, na prvý vstup tretieho súčinového logického člena, na prvý vstup šiesteho súčinového logického člena a na prvý vstup ósmeho súčinového- logického člena, výstup štvrtého súčtového logického člena je pri-pojený na druhý vstup tretieho súčinového logického člena, na prvý vstup štvrtého súčinového- logického člena, na prvý vstup siedmeho sú-činového logického člena a na prvý vstup deviateho súčinového- logického člena, výstup piateho súčtového logického člena je připojený na druhý vstup štvrtého súčinového- logického člena, na druhý vstup piateh-o súčinového logického člena, na druhý vstup osmého súčinového logického- člena a na prvý vstup desiateho súčinového logického člena, výstup prvého súčinového logického člena je připojený na prvý vstup šiesteho súčtového logického člena, výstup druhého súčinového logického- člena je připojený na druhý vstup šiesteho súčtového logického člena, výstup tretieho súčinového logického člena je připojený na piaty vstup šiesteho súčtového logického člena, vstup šiesteho súčinového logického -člena je připojený na štvrtý vstup šiesteho súčtového logického člena, výstup piateho súčinového logického člena je prip-opený na piaty vstup šiesteho súčtového logického- člena, vjstup šiesteho súčinového logického člena je připojený na prvý vstup siedmeho súčtového logického člena, výstup siedmeho súčinového logického člena je připojený na druhý vstup siedmeho súčtového logického člena, výstup ósmeho súčinového logického člena je pri5The aforementioned disadvantages are overcome by a three-level embodiment of the invention, wherein the first input terminal is connected to the first input of the first sum logical member and to the second input of the fifth sum logical member, the second input terminal is connected to the second input of the first sum logical member and the first input of the second sum logical member, the third input terminal is connected to the second input of the second sum logical member and to the first input of the third sum logical member, the fourth input terminal is connected to the second input of the third sum logical member and first input of fourth sum logical member, fifth input terminal is connected to second input of fourth sum logical member and to first input of fifth sum logical member, sixth input terminal is connected to third input of first sum logic the seventh input terminal is connected to the third input of the second sum logical member and to the third input of the fourth sum logical member, the eight input terminal is connected to the third input of the third sum logical member and to the third input of the fifth sum logical member the ninth input terminal is connected to the fourth input of the first sum logical member and to the fourth input of the fourth sum logical member, the tenth input terminal is connected to the fourth input of the second sum logical member and to the fourth input of the fifth sum logical member; is connected to the first input of the first product logic member, to the first input of the fifth product logic member, to the second input of the sixth product logic member, and to the second input of the ninth product-logic member, the output the second-sum l-ogic member step is connected to the second input of the first product logic member, to the first input of the second product logic member, to the second input of the seventh product logic member, and to the second input of the tenth product logic member, the output of the third -o the logic member is connected to the second input of the second-product logic member, the first input of the third product logic member, the first input of the sixth product logic member, and the first input of the eighth product-logic member, the output of the fourth sum logical member is connected to second input of third product logic, first input of fourth product logic, first input of seventh product logic, and first input of ninth product logic, output of fifth product logic is connected to second input of fourth product the second input of the fifth product logic, the second input of the eighth product logic, and the first input of the tenth product logic, the output of the first product logic is connected to the first input of the sixth sum logical member, the output of the second product logic the member is connected to the second input of the sixth logical member, the output of the third product logic member is connected to the fifth input of the sixth logical member, the input of the sixth product logical member is connected to the fourth input of the sixth logical member, oped to the fifth input of the sixth logical-element, the input of the sixth logical-element is connected to the first input of the seventh logical-element, the output of the seventh product-logical element is connected to the second input p of the seventh sum logic, the output of the eighth product logic is pri5

259278 pojený na třetí vstup siedmeho súčtového logického člena, výstup deviateho súčinového logického člena je připojený na štvrtý vstup siedmeho súčtového logického člena, výstup desiateho súciuového logického člena je připojený na piaty vstup siedmeho súčtového logického člena, výstup šiesteho súčtového logického člena je připojený na prvú výstupnú svorku a výstup siedmeho súčtového logického člena je připojený na druhů výstupnú svorku.259278 coupled to the third input of the seventh sum logical member, the output of the ninth product logic member is connected to the fourth input of the seventh sum logical member, the output of the tenth sum logical member is connected to the fifth input of the seventh sum logical member, output of the sixth sum logical member is connected to the first the terminal and output of the seventh sum logic is connected to the second output terminal.

Zapojenie obvodu pre samočinnú kontrolu kódu 1 z 10 -podlá vynálezu je oproti doteraz známým podobným zaríadeniam výhodný preto, že vyžaduje iba 50 vstupov logických členov príslušnej štrukturálnej schémy a vyžaduje iba 17 logických členov pre realizáciu logickej schémy a vyžaduje tri úrovně logickej schémy. V dósledku toho sú pre realizáciu potřebné menšie náklady ako u doterajších riešení a obvod je rychlejší. Okrem toho je předložené riešenie vhodnejšie pre implementáciu v programovatelnou! logickom poli (PLA).The wiring of the self-checking circuit 1 of the 10 according to the invention is advantageous over similar known devices so far, because it requires only 50 logical member inputs of the respective structural scheme and requires only 17 logical members to implement the logic scheme and requires three logic schema levels. As a result, lower costs are required for implementation than prior art solutions and the circuit is faster. In addition, the presented solution is more suitable for implementation in a programmable! logic array (PLA).

Na pripojenom výkrese je znázorněné zapojenie obvodu pre samočinnú kontrolu kódu 1 z 10.The attached drawing shows the wiring of the code 1 circuit of 10.

Obvod uvedený na příklade konkrétnej realřzácie podlá vynálezu představuje realizáciu štrukturálnej logickej schémy. Schéma je zostavená v prvej vstupnej svorky 1, druhej vstupnej svorky 2, tretej vstupnej svorky 3, štvrtej vstupnej svorky 4, piatej vstupnej svorky 5, šíestej vstupnej svorky 6, siedmej vstupnej svorky 7, ósmej vstupnej svorky 8, deviatej vstupnej svorky 9, desiatej vstupnej svorky 10, prvého súčtového logického člena 11, druhého súčtového logického člena 12, tretieho súčtového logického člena 13, štvrtého· súčtového logického člena 14, piateho súčtového logického člena 15, šiesteho súčtového logického člena 31, siedmeho súčtového logického člena 32, prvého súčino-vého logického člena 21, druhého súčinového logického člena 22, tretieho súčinového logického člena 23, štvrtého súčinového logického člena 24, piateho súčinového logického člena 25, šiesteho súčinového logického člena 28, siedmeho súčinového logického člena 27, osmého súčinového logického člena 28, deviateho súčinového logického člena 29, desiateho súčinového logického člena 30, prvej výstupnej svorky 41 -a druhej výstupnej svorky 42. Jednotlivé súčtové a súčínové logické členy sú rozdělené do troch logických úrovní a to: prvá logická úroveň I, obsahujúca prvý až piaty súčtový logický člen 11 až 15, druhá logická úroveň II, obsahujúca prvý až desiatv súčinový logický člen 21 až 30 a retia logická úroveň III, obsahujúca šiesty a siedmy súčtový logický člen 31 a 32. Prvý až piaty súčtový logický člen 11 až 15 má štyri vstupy a jeden výstup. Šiesty a siedmy súčtový logický člen 31 a 32 má pat vstupov a jeden výstup. Prvý až desiaty súčinový logický člen 21 až 30 má dva vstupy a jeden.The circuit shown by way of example of a particular embodiment of the invention represents an implementation of a structural logic diagram. The diagram is assembled in the first input terminal 1, the second input terminal 2, the third input terminal 3, the fourth input terminal 4, the fifth input terminal 5, the sixth input terminal 6, the seventh input terminal 7, the eighth input terminal 8, the ninth input terminal 9, the tenth input terminal 10, first sum logical element 11, second sum logical element 12, third sum logical element 13, fourth sum logical element 14, fifth sum logical element 15, sixth sum logical element 31, seventh sum logical element 32, first product. The first product 21, the second product 22, the third product 23, the fourth product 24, the fifth product 25, the sixth product 28, the seventh product 27, the eighth product 28, the ninth product logic member 29, tenth product logic member 30, first output terminal 41 -and second output terminal 42. The individual sum and product logic members are divided into three logical levels, namely: first logic level I, comprising the first to fifth sum logic members 11 to 15 , the second logic level II, comprising the first to ten logic elements 21 to 30, and the logic level III, comprising the sixth and seventh summation elements 31 and 32. The first to the fifth summation elements 11-15 have four inputs and one output. The sixth and seventh summation logic elements 31 and 32 have five inputs and one output. The first to tenth product logic members 21 to 30 have two inputs and one.

výstup. Vstupy prvého súčtového logického člena 11 sú připojené na prvú, druhů, siestu a devíatu vstupnú svorku 1, 2, 6 a 9, jeho výstup je připojený na vstup prvého, piateho, šiesteho a deviateho súčinového logického člena 21, 25, 26 a 29. Vstupy druhého súčtového logického člene 12 sú připojené na druhů, tretiu, siedmu a desiatu vstupnú svorku 2, 3, 7 a 10, jeho výstup je připojený na vstup prvého, druhého, siedmeho a desiateho súčinového logického člena 21, 22, 27 a 30. Vstupy tretieho súčtového logického člena 13 sú -připojené na tretiu, štvrtú, siestu a osmu vstupnú svorku 3, 4, 8 a 8, jeho výstup je připojený na vstup druhého-, tretieho, šiesteho a osmého súčinového logického člena 22, 23, 26 a 28. Vstupy štvrtého súčtového logického člena 14 sú připojené na štvrtú, ipiatu, siedmu a deviatu vstupnú svorku 4, 5, 7 a 9 a jeho výstup je připojený na vstup tretieho, štvrtého, siedmeho a deviateho súčinového logického člena 23, 24, 27 a 29. Vstupy piateho súčtovéhoi logického člena 15 sú připojené na prvú, piatu, osmu a desiatu vstupnú svorku 1, 5, 8 a 10 o jeho výstup je připojený na ,vstup štvrtého, piateho, ósmeho a desiateho súčinového logického člena 24, 25, 28 a 30. Na vstup šiesteho súčtového logického člena 21 sú připojené výstupy prvého súčinového logického člena 21, druhého- súčinového logického člena 22, tretieho súčinového logického člena 23, štvrtého súčinového logického člena 24 a piateho súčinového logického člena 25. Na vstup siedmeho súčtového logického člena 32 sú připojené výstupy šiesteho súčinového logického člena 26, siedmeho súčinového logického člena 27, osmého- súčinového logickéh-o člena 28, deviateho súčinového logického člena 29 a desiate-ho súčinového logického člena 30.output. The inputs of the first sum logic member 11 are connected to the first, second, sixth and ninth input terminals 1, 2, 6 and 9, and its output is connected to the input of the first, fifth, sixth and ninth product logic members 21, 25, 26 and 29. The inputs of the second sum logic element 12 are connected to the second, third, seventh and tenth input terminals 2, 3, 7 and 10, and its output is connected to the input of the first, second, seventh and tenth product logic elements 21, 22, 27 and 30. The inputs of the third sum logic 13 are connected to the third, fourth, sixth and eight input terminals 3, 4, 8 and 8, its output is connected to the input of the second, third, sixth, and eight product logic members 22, 23, 26 and 28. The inputs of the fourth sum logic member 14 are connected to the fourth, fifth, seventh and ninth input terminals 4, 5, 7 and 9 and its output is connected to the third, fourth, seventh and ninth product inputs. 23, 24, 27 and 29. The inputs of the fifth total logic member 15 are connected to the first, fifth, eighth and tenth input terminals 1, 5, 8 and 10 and its output is connected to the input of the fourth, fifth, eighth, and The outputs of the first product 21, the second product 22, the third product 23, the fourth product 24 and the fifth product are connected to the input of the sixth logical member 21. The outputs of the sixth product logic member 26, the seventh product logic member 27, the eighth product logic member 28, the ninth product logic member 29, and the tenth product logic member 30 are connected to the input of the seventh sum logical member 32.

Výstup šiesteho súčtového logického člena 31 je připojený na prvú výstupnú svorku 41. Výstup siedmeho súčtového logického člena 32 je připojený na druhů výstupnú svorku 42.The output of the sixth sum logic member 31 is connected to the first output terminal 41. The output of the seventh sum logic member 32 is connected to the second output terminal 42.

Zapojenie obvodu pre samočinnú kontrolu kódu 1 z 10 pracuje takto:The wiring of the 1 in 10 self-checking circuit works as follows:

Ak sa na jeho vstupných svorkách 1, 2, 3, až 10 nachádza kód 1 z 1.0, t. j. jedna jednička a ostatně nuly a samotný obvod pracuje bez -poruchy, potom na výstupných svorkách 41 a 42 sú navzájom inverzně hodnoty 1, 0 alebo 0, 1. V případe logickej poruchy typu tl, trvalá jednička, v logickej sieti zapojenia obvodu pre samočinnú kontrolu kódu 1 z 10 sa na výstupných svorkách 41, 42 musí o-bjavií kombinácia dvoch jedničiek 1, 1. V případe trvalej poruchy typu tO, trvalá 0, musí byť na výstupných svorkách 41, 42 signál dvoch núl (0, OJ. V případe, že vstupný vektor na vstupných svorkác-h 1, 2,If its input terminals 1, 2, 3, to 10 contain code 1 of 1.0, i. j. one and zero zeros and the circuit itself operates without failure, then the output terminals 41 and 42 have inverse values of 1, 0 or 0, 1 respectively. In the case of a logical fault type tl, persistent one, in the logic network circuit for self-supervision In case of a permanent fault type t0, persistent 0, there must be a two-zero signal (0, OJ) on the output terminals 41, 42. that the input vector on the input terminal-h 1, 2,

3, 4 až 10 obsahuje viac ako jednu jedničku, musia byť na oboch výstupných svorkách 41, 42 jedničky 1, 1. Ak vstupný vektor na vstupných svorkách 1, 2, 3 až 10 pozostá-3, 4 to 10 contains more than one, there must be 1 on both output terminals 41, 42. If the input vector on input terminals 1, 2, 3 to 10 consists of

239276 va zo samých núl, potom na výstupných svorkách 41, 42 musia byť tiež nuly 0, 0.239276 va from zero, then the output terminals 41, 42 must also be zero 0, 0.

Zapojenie podlá vynálezu možno použit pri konštrukcii logických systémov s detekciou porúch, napr. pri kontrole správnosti chovania sa sekvenčného logického obvodu, ktorý pracuje s vnútorným kódom 1 z 10. Pri poruche budiaceho obvodu automatu alebo spátnej vazbě sa změní počet jedničiek vnútorného stavu a zapojenie obvoidu pre samočinnú kontrolu kódu 1 z 10 podlá vynálezu túto poruchu zistí.The circuit according to the invention can be used in the construction of fault detection logic systems, e.g. In order to check the correctness of the behavior of the sequential logic circuit, which operates with internal code 1 of 10. In the case of a drive excitation circuit or feedback, the number of internal ones is changed and the circuit of 1 to 10 self-checking according to the invention detects this.

Ďalej zapojenie podlá vynálezu možno použit pri návrhu častí počítačových systémov, ktoré pracujú spolahlivo a bezpečne, aiko napr. převodníky kódov z nějakého kódu do kódu 1 z 10, registre, čítače, bezpečná a spolehlivá kontrola výběru jednej z desiatich jednotiek, připojených na desaťlinkovú zbernicu, kontrola přenosu dát s kódom 1 z 10, návrh automatov fail safe, kontrola multiplexora pre 10 kanálov, kontrola výstupu elektronického zabezpečovacieho zariadenia s konzistentným vyznačením prvkov vstupného· a výstupného reťazca.Further, the wiring of the invention can be used to design parts of computer systems that operate reliably and safely, such as e.g. code converters from some code to code 1 of 10, registers, counters, safe and reliable control of selection of one of ten units connected to the decimal link, control of data transmission with code 1 of 10, fail safe design, multiplexer control for 10 channels, controlling the output of the electronic interlocking device with consistent identification of the input and output chain elements.

Claims

239276 7 in and out of the head, then the zeros 0, 0, 0 must also be on the output terminals 41, 42. logic systems with fault detection, n * apr. in checking the sequencing of a sequenced logic circuit that operates with an internal code of 1 in 10. When the controller excitation circuit is faulty or poor, the number of the internal state changes and the duplex self-check code 1 of 10 underlay is detected . Furthermore, the invention can be used to design parts of computer systems that work reliably and safely, such as I / O converters from code to code 1 of 10, registers, counters, secure and reliable control of one selection. from 10 units connected to a 10-pin bus, 1-in-10 data transfer control, fail safe design, 10-channel multiplexer control, electronic security-output device check with consistent feature of input * and output chain-elements. PRED Μ ET Circuit for self-checking code 1 of 10 circuitry, consisting of ten input terminals, seven total logic members, ten bag logic members and two output terminals, indicating that the first input terminal (1) ) is connected to the first input of the first sum logic member (11j and to the second input of the fifth logical member (15), the second input terminal (2) is connected to the second input of the first logical * member (lij and at first) the input of the second bag logic member (12), the third input terminal (3) being connected to the second port of the second bag logic member (12), and the first input of the third bag member (13), the fourth input terminal (4) being coupled to the second input of the third logic member (13) and the first input of the fourth bag logic member (14), the input terminal (5) being connected to the second input of the fourth bag a logical member (14) and a first input of the fifth sum logic * member (15), the input tag (6) is connected to the third input of the first bag logic member (11) and a fourth third logic member (13) ), the seventh input terminal (7) is connected to the third input of the second bag member (12) and to the third input of the fourth bag member (14), the eight-input terminal (8) is connected to the third input of the third bag member (13) and to the third input of the fifth loot logic member (15), the ninth input terminal (9) is connected to the fourth input of the first loop logic member (11) and to the fourth input of the fourth loop logic member (14), the tenth input terminal (10) is linked to the fourth input of the second baghological member (12) and to the fourth input of the pai-packet logic member (15), the output of the first bag member logic member (11) connected to the first input of the first sachological member (21), to the first input of the fifth function logic member (25), to the second input of the sixth sachet logic member (26) and to the second input of the ninth sachological member (29), the output of the second co-logical member a member (12) is connected a second input of the first bag member (2.1), a first input of the second bag member (22), a second input of the seventh bag member (27), and a second input of the tenth bag member (30) , the output of the third sum logic member (13) is connected to the second input of the second bag logic member (22), to the first input of the third bag member (23), to the first input of the sixth bag logic member (26) and the first inlet of the eighth bag logical member (28), the outlet of the fourth bag logic member (14) being connected to the second baget o the bag logic member (23), the first input of the fourth bag logic member (24), the first input of the seventh * logic member (27), and the first access of the ninth bag logic member (29), fifth bag output the logical member (15) is connected to the second input of the fourth logical member (24), to the second input of the fifth bag logic member (25), to the second input of the eighth logic member (28) and to the first access of the tenth bag the logical member (30), the output of the first bag logic member (21) is connected to the first input of the sixth bag logic member (31), the second bag of the logical member (22) is connected to the second input of the sixth bag logic member (31) , the output of the third axis logic member (23) is connected to the third input of the sixth sachet logical member (31), the output of the fourth sachological member (24) is connected to a quarter of the sixth bag logic member (31), the output of the fifth bag logical member (25) is connected to the fifth input of the sixth bag logical member (31), the output of the sixth bag logic member (26) is connected to the first input of the seventh the loose logic member (32), the output of the seventh logical member (27) is connected to the second input of the seventh bag logical member (32), the output of the sachet logical member (28) is connected to * and 259276 10, the third input of the seventh sum logic member (32), the output of the ninth product logical member (29) is connected to the fourth input of the seventh sum logic member (32), the output of the tenth product logical member (30) is connected to the fifth input the seventh sum logic member (32), the output of the sixth sum logic member (31) is connected to the first output terminal (41) and the network output the second addition logic member (32) is attached to the output terminal types (42). 1 sheet of drawings