RU2026608C1

RU2026608C1 - Device to test t codes

Info

Publication number: RU2026608C1
Authority: RU
Inventors: А.В. Ткаченко; С.А. Красиков; Д.Б. Солнцев
Original assignee: Краснодарское высшее военное командно-инженерное училище ракетных войск
Priority date: 1991-06-14
Filing date: 1991-06-14
Publication date: 1995-01-09

Abstract

FIELD: computer engineering. SUBSTANCE: device to test T codes has control unit, counter 2, units 3-6 of computation of logic functions, AND gates 7-10 and OR gates 11, 12. Package-variable form os controlled by device by decoding of states of counter 2 which counts numbers of ones and zeroes in structural groups of successive combinations. Device detects all asymmetric and all single errors (errors of higher multiplicity are registered practically equiprobably), diagnoses errors with high precision and determines their character (1-0 or 0-1). Invention makes it possible to develop failure-proof computer equipment and to provide for high authenticity of information processing. EFFECT: increased authenticity of information processing. 4 dwg

Description

Изобретение относится к вычислительной технике и передаче данных, может быть использовано для контроля t-кодов. The invention relates to computer technology and data transfer, can be used to control t-codes.

Известно устройство для контроля оптимальных p-кодов Фибоначчи, содержащее, для p = 2 и n = 12, 12 триггеров, 9 блоков фиксации сбоев, два трехвходовых элемента И, 4 четырехвходовых элемента И, семнадцативходовый элемент ИЛИ, 2 индикатора, сигнализирующих, в группе каких триггеров произошел сбой, первый сигнализирует о переходе типа 0 в 1, второй о переходе типа 1 в 0, и соответствующих связей, указанных в а.с. СССР N 1149261, кл. G 06 F 11/00, 1983, устройство для контроля p-кодов Фибоначчи, содержащее элемент ИЛИ и сдвиговый регистр, триггер, элемент НЕ, блок задержки, счетчик и соответствующие связи, указанные в [1]. A device for controlling optimal Fibonacci p-codes is known, which contains, for p = 2 and n = 12, 12 triggers, 9 fault fixing blocks, two three-input AND elements, 4 four-input AND elements, a seventeen-way OR element, 2 indicators signaling in the group which triggers failed, the first signals a transition of type 0 to 1, the second indicates a transition of type 1 to 0, and the corresponding links indicated in a.s. USSR N 1149261, class G 06 F 11/00, 1983, a device for monitoring p-Fibonacci codes containing an OR element and a shift register, a trigger, an element NOT, a delay unit, a counter, and the corresponding connections indicated in [1].

Недостаток этих устройств - низкие функциональные возможности, неспособность контроля пакетно-переменной формы t-кода. The disadvantage of these devices is low functionality, inability to control the batch-variable form of the t-code.

Наиболее близким по технической сущности к предлагаемому является универсальное устройство для контроля t-кодов, содержащее регистр сдвига, счетчик с инверсным счетным входом, три двухвходовых элемента И, триггер, три элемента ИЛИ-И, трехвходовый элемент И, четырехвходовый элемент И, m-входовой элемент ИЛИ, двухвходовой элемент ИЛИ, вход, синхровход, вход установки, вход регистра, первый, второй и третий контрольные выходы, причем, вход устройства соединен с третьим, инверсным, входом четырехвходового элемента И, вторым входом первого двухвходового элемента И, первым входом второго двухвходового элемента И, вторым инверсным входом трехвходового элемента И, инверсным счетным входом сброса второго счетчика, со счетным входом и инверсным входом сброса счетчика, i-й выход которого соединен с i-м входом m-входового элемента ИЛИ и со вторым входом i-го элемента ИЛИ в первом элементе ИЛИ-И (i=

), выход которого соединен с четвертым инверсным входом четырехвходового элемента И, первым входом первого двухвходового элемента И, R-входом триггера, инверсный выход которого соединен со вторым входом второго двухвходового элемента И, выход которого соединен со вторым входом первого двухвходового элемента ИЛИ, выход которого является вторым контрольным выходом устройства, j-й выход второго счетчика соединен со вторым входом элемента ИЛИ во втором и третьем элементах ИЛИ-И (j=

), где r - число нулей между пакетами "1" в t-коде, выход третьего элемента ИЛИ-И соединен с третьим входом трехвходового элемента И, выход которого является третьим входом трехвходового элемента И, выход которого является третьим контрольным выходом устройства, выход второго элемента ИЛИ-И соединен с первым входом второго двухвходового элемента ИЛИ, выход которого соединен с S-входом триггера, выход m-входового элемента ИЛИ соединен с первым входом четырехвходового элемента И, выход которого является первым контрольным выходом устройства, синхровход устройства соединен с синхровходом счетчиков, вторым входом четырехвходового элемента И, первым входом трехвходового элемента И, вход сброса устройства соединен со входами сброса счетчиков и вторым входом второго элемента ИЛИ, первый разряд регистра соединен с одновходовым элементом ИЛИ в третьем элементе ИЛИ-И, j+1-й выход регистра соединен с первым входом j-го элемента ИЛИ-И, j+r+1-й выход регистра соединен с первым входом j-го элемента ИЛИ во втором элементе ИЛИ-И, j+2r+1-й выход регистра соединен с первым входом i-го элемента ИЛИ в первом элементе ИЛИ-И [2].The closest in technical essence to the proposed one is a universal device for monitoring t-codes, containing a shift register, counter with an inverse counting input, three two-input elements And, a trigger, three elements OR-I, three-input element And, four-input element And, m-input OR element, two-input OR element, input, clock input, installation input, register input, first, second and third control outputs, moreover, the device input is connected to the third, inverse, input of the four-input element And, the second input of the first two the running element AND, the first input of the second two-input element And, the second inverse input of the three-input element And, the inverse counting input of the reset of the second counter, with the counting input and the inverse input of the reset of the counter, the i-th output of which is connected to the i-th input of the m-input element OR and with the second input of the i-th OR element in the first OR-AND element (i =

), the output of which is connected to the fourth inverse input of the four-input element And, the first input of the first two-input element And, the R-input of the trigger, the inverse output of which is connected to the second input of the second two-input element And, the output of which is connected to the second input of the first two-input element OR, the output of which is the second control output of the device, the jth output of the second counter is connected to the second input of the OR element in the second and third elements OR-AND (j =

), where r is the number of zeros between packets "1" in the t-code, the output of the third element OR-AND is connected to the third input of the three-input element And, the output of which is the third input of the three-input element And, the output of which is the third control output of the device, the output of the second The OR-AND element is connected to the first input of the second two-input OR element, the output of which is connected to the S-input of the trigger, the output of the m-input OR element is connected to the first input of the four-input AND element, the output of which is the first control output of the device, The device input is connected to the counter clock input, the second input of the four-input AND element, the first input of the three-input AND element, the device reset input is connected to the reset inputs of the meters and the second input of the second OR element, the first bit of the register is connected to the single-input OR element in the third OR-AND element, j + The 1st register output is connected to the first input of the jth OR-AND element, j + r + the 1st register output is connected to the first input of the jth OR-AND element in the second OR-AND element, j + 2r + 1st the register output is connected to the first input of the i-th element OR in the first th element OR-AND [2].

Недостаток прототипа - ограниченные функциональные возможности, а именно: неспособность контролировать пакетно-переменные формы t-кода. The disadvantage of the prototype is limited functionality, namely: the inability to control the batch-variable forms of the t-code.

Цель изобретения - расширение функциональных возможностей устройства за счет последовательного контроля пакетно-переменных форм t-кодов. The purpose of the invention is the expansion of the functionality of the device due to the sequential control of packet-variable forms of t-codes.

Эта цель достигается тем, что в устройство, содержащее счетчик, вход, синхровход, контрольный выход, введены блок управления (БУ), четыре блока вычисления логических функций (БВЛФ), четыре двухвходовых элемента И, два двухвходовых элемента ИЛИ, второй контрольный выход, вход установки, причем вход устройства соединен с входом блока управления, синхровход соединен с синхровходом счетчика, выход которого соединен шинной связью с четырьмя функциональными блоками. Выход первого блока вычисления логических функций соединен с первым входом первого двухвходового элемента И, выход последнего соединен с первым входом первого двухвходового элемента ИЛИ, выход которого является первым контрольным выходом устройства, выход второго БВЛФ, соединен со вторым входом четвертого двухвходового элемента И, а выход последнего соединен со вторым входом второго двухвходового элемента ИЛИ, выход которого является вторым контрольным выходом устройства, выход третьего БВЛФ соединен с первым входом второго двухвходового элемента, выход которого соединен со вторым входом первого двухвходового элемента ИЛИ, выход четвертого БВЛФ, соединен со вторым входом третьего двухвходового элемента И, выход которого соединен с первым входом второго двухвходового элемента ИЛИ, блок управления имеет четыре выхода, первый соединен со вторым входом второго и первым входом третьего двухвходовых элементов И, второй выход БУ соединен с прямым счетным входом счетчика, третий выход БУ соединен с входом установки счетчика в исходное состояние, четвертый выход соединен со вторым входом первого и первым входом четвертого двухвходовых элементов И, вход установки БУ соединен с входом установки устройства. This goal is achieved by the fact that a control unit (BU), four logic function calculation units (BWLF), four two-input AND elements, two two-input OR elements, a second control output, input are introduced into the device containing the counter, input, clock input, control output installation, and the input of the device is connected to the input of the control unit, the clock input is connected to the clock input of the counter, the output of which is connected by bus communication with four functional blocks. The output of the first block of calculation of logical functions is connected to the first input of the first two-input element AND, the output of the last is connected to the first input of the first two-input element OR, the output of which is the first control output of the device, the output of the second BVLF is connected to the second input of the fourth two-input element And, and the output of the last connected to the second input of the second two-input element OR, the output of which is the second control output of the device, the output of the third BVLF connected to the first input of the second two the output element, the output of which is connected to the second input of the first two-input OR element, the output of the fourth BVLF, is connected to the second input of the third two-input element AND, the output of which is connected to the first input of the second two-input OR element, the control unit has four outputs, the first is connected to the second input of the second and the first input of the third two-input elements AND, the second output of the control unit is connected to the direct counter input of the counter, the third output of the control unit is connected to the input of the installation of the counter in the initial state, the fourth output is connected with the second input of the first and first input of the fourth two-input elements AND, the input of the installation of the control unit is connected to the input of the installation of the device.

Пакетно-переменная форма t-кода может быть представлена в общей форме (1). The batch-variable form of the t-code can be represented in general form (1).

F_t(n) =

...F _t (n) =

...

(1) где r - неограничена, r₁ - лежит в пределах a ≅ r₁ ≅ b (2) r_о - лежит в пределах r ≅ ≅ r_o ≅ d (3), F_t(n) - номер изображаемого числа в пакетно-переменной форме t-кода.(1) where r is unlimited, r ₁ - lies in the range a ≅ r ₁ ≅ b (2) r _о - lies in the range r ≅ ≅ r _o ≅ d (3), F _t (n) is the number of the displayed number in batch-variable t-code form.

При передаче и хранении кода возникает необходимость в его проверке на наличие ошибки, что и позволяет предлагаемое устройство. Устройство при проверке выявляет несоответствие количества единиц в пакете, определяемое неравенством (2), а также несоответствие количества нулей между пакетами, определяемое неравенством (3). When transmitting and storing the code, it becomes necessary to check for errors, which allows the proposed device. When checking, the device reveals a discrepancy in the number of units in a packet defined by inequality (2), as well as a discrepancy in the number of zeros between packets, defined by inequality (3).

На фиг. 1 изображена структурная схема предлагаемого устройства, которое содержит БУ1, счетчик 2, БВФЛ первый (<a), второй (>b), третий (>d), четвертый (<c), 3, 6, 4, 5 соответственно, элементы 7 И, 8И, 9И, 10И, 11 ИЛИ, 12 ИЛИ, информационный вход 14, синхровход 15, вход установки 13, информационные выходы устройства, первый 16 и второй 17 выходы блока управления 18, 19, 20, 21. In FIG. 1 shows a structural diagram of the proposed device, which contains BU1, counter 2, BCF first (<a), second (> b), third (> d), fourth (<c), 3, 6, 4, 5, respectively, elements 7 AND, 8I, 9I, 10I, 11 OR, 12 OR, information input 14, clock input 15, installation input 13, information outputs of the device, the first 16 and second 17 outputs of the control unit 18, 19, 20, 21.

Блок управления 1, структурная схема которого изображена на фиг. 2, предназначен для обеспечения условий работы счетчика 2, т.е. преобразования входной кодовой комбинации в единичный потенциал, подаваемый на прямой счетный вход счетчика 2, сброса счетчика 2 в исходное состояние перед приемом единичных и нулевых пакетов. Схема блока 1 содержит триггер 22, элемент задержки 23, два духвходовых элемента 24, 25 И, двухвходовый элемент 26 ИЛИ. The control unit 1, the structural diagram of which is shown in FIG. 2, is intended to provide operating conditions for the counter 2, i.e. converting the input code combination into a unit potential supplied to the direct counter input of counter 2, resetting the counter 2 to its initial state before receiving single and zero packets. The circuit of block 1 contains a trigger 22, a delay element 23, two two-input elements 24, 25 AND, a two-input element 26 OR.

Счетчик 2 предназначен для подсчета количества единиц в пакетах единиц и количества нулей в пакетах нулей исходной кодовой комбинации. В устройстве используется счетчик с прямым счетным входом, на который с триггера 22 (фиг. 2) через шину связи 19 подается единичный потенциал (после открытия триггера 1), и подсчет количества единиц (нулей) в пакете осуществляется по сумме синхроимпульсов, перед каждым пакетом единиц (нулей) счетчик сбрасывается в исходное состояние импульсом, вырабатываемым БУ 1 через шину связи 20, информацию о количестве единиц (нулей) в соответствующих пакетах счетчик выдает через шину связи на БВЛФ 3, 4, 5, 6, которые производят проверку условий 2 и 3, а именно 3, 6, 5, 4; перед сбросом счетчика 2 в исходное состояние с выхода элемента 26 И БУ 1 (фиг. 2), по окончании единичного пакета кодовой комбинации, единичный импульс поступает на входы элементов 7 И и 10 И, подключая блоки 3 и 6 к соответствующим информационным выходам для снятия информации об ошибках; аналогично после подсчета количества нулей в пакете нулей перед сбросом счетчика 2 в исходное состояние с выхода элемента 24 И единичный импульс поступает на входы элементов 8 И и 9 И, подключив блоки 4 и 5 к информационным выходам устройства (см. фиг. 1), эти же импульсы (с выхода элемента 25 И (24И)), пройдя элемент 26 ИЛИ, сбросят счетчик 2 в исходное состояние, подготовив его к приему очередного пакета нулей или единиц. Counter 2 is intended for counting the number of units in packets of units and the number of zeros in packets of zeros of the original code combination. The device uses a counter with a direct counting input, to which a single potential (after opening trigger 1) is supplied from the trigger 22 (Fig. 2) through the communication bus 19, and the number of units (zeros) in the packet is calculated by the sum of the clock pulses before each packet units (zeros) the counter is reset to the initial state by the pulse generated by the control unit 1 via the communication bus 20, the information on the number of units (zeros) in the corresponding packets is transmitted through the communication bus to the BVLF 3, 4, 5, 6, which check conditions 2 and 3, namely 3, 6, 5 , 4; before resetting counter 2 to its initial state from the output of element 26 AND BU 1 (Fig. 2), at the end of a single packet of a code combination, a single pulse is supplied to the inputs of elements 7 I and 10 I, connecting blocks 3 and 6 to the corresponding information outputs for removal error information; similarly, after counting the number of zeros in the zero packet before resetting counter 2 to the initial state from the output of element 24 AND, a single pulse is supplied to the inputs of elements 8 AND 9 AND, connecting blocks 4 and 5 to the information outputs of the device (see Fig. 1), these the pulses (from the output of element 25 AND (24I)), having passed element 26 OR, will reset counter 2 to its original state, preparing it for receiving the next packet of zeros or ones.

Реализация осведомительных сигналов
Q : X[1 : n] > C;
Q : X[1 : n] < C; где С - константа, записываемая в двоичном коде и представляется в виде C = ( σ₁ σ₂ σ₃... ... σ_n), где n - число разрядов проверяемого слова X, σ_t ∈ {0 , 1}, t = 1-n; в общем случае может быть осуществлена путем выписывания множества соответствующих отношению чисел (например, { 0,1,2,...C-1} для случая X[1:n] < C или {C+1, C+2...2ⁿ-1} для случая X[1: n] > C), представления этих чисел в двоичном коде с последующей минимизацией полученных таким образом нулевых функций. В частности для реализации осведомительного сигнала Q : X[1:3] < 3 или Q : X[1:3] < 011 получаем множество значений, при которых сигнал должен быть равен единице в виде {000, 001, 010}, откуда после склеивания по методу Квайна-Маккласки находим { 00-, 0-0} , что соответствует схеме, приведенной на фиг. 3. А для реализации осведомительного сигнала Q : X[1:3] > 5 или Q : X[1:3] > 101 получаем множество значений, при которых сигнал должен быть равен единице в виде { 110, 111}, откуда после склеивания по методу Квайна-Маккласки находим {11-} , что соответствует схеме, приведенной на фиг. 4.Implementing Awareness Signals
Q: X [1: n]>C;
Q: X [1: n] <C; where C is a constant written in binary code and is represented in the form C = (σ ₁ σ ₂ σ ₃ ... ... σ _n ), where n is the number of digits of the checked word X, σ _t ∈ {0, 1}, t is 1-n; in the general case, it can be done by writing out the set of numbers corresponding to the relation (for example, {0,1,2, ... C-1} for the case X [1: n] <C or {C + 1, C + 2 .. .2 ⁿ -1} for the case X [1: n]> C), the representation of these numbers in binary code with the subsequent minimization of the null functions thus obtained. In particular, to implement the awareness signal Q: X [1: 3] <3 or Q: X [1: 3] <011, we obtain a set of values for which the signal should be equal to unity in the form {000, 001, 010}, whence after gluing according to the Quine-McCluskey method we find {00-, 0-0}, which corresponds to the circuit shown in FIG. 3. And to implement the awareness signal Q: X [1: 3]> 5 or Q: X [1: 3]> 101 we get a lot of values for which the signal should be equal to unity in the form {110, 111}, where after gluing using the Quine-McCluskey method we find {11-}, which corresponds to the circuit shown in FIG. 4.

Элементы 7, 10 И (фиг. 1) предназначены для подключения к информационным выходам функциональных блоков 3 и 6, проверяющих условие 2, после принятия пакета единиц. Elements 7, 10 And (Fig. 1) are designed to connect to the information outputs of the functional blocks 3 and 6, checking condition 2, after the adoption of the package of units.

Элементы 8, 9 И (фиг. 1) предназначены для подключения к информационным выходам устройства функциональных блоков 4 и 5, проверяющих условие 3, после принятия пакетов нулей. Elements 8, 9 And (Fig. 1) are intended for connection to the information outputs of the device of functional blocks 4 and 5, checking condition 3, after receiving packets of zeros.

Единица на информационном выходе 16 свидетельствует о наличии ошибок типа перехода 1 -> 0. Единица на информационном выходе 17 свидетельствует о наличии ошибки типа перехода 0 -> 1. The unit at the information output 16 indicates the presence of errors of the transition type 1 -> 0. The unit at the information output 17 indicates the presence of errors of the transition type 0 -> 1.

На вход 14 БУ 1 сигнал поступает в виде последовательной двоичной комбинации вида (1). Код единицы - наличие импульса заданной полярности, код нуля - отсутствие импульса. The input 14 BU 1 the signal comes in the form of a serial binary combination of the form (1). The unit code is the presence of a pulse of a given polarity, the zero code is the absence of a pulse.

Устройство работает следующим образом. The device operates as follows.

Рассмотрим работу устройства, которое контролирует пакетно-переменный t-код вида (1). Пусть устройство находится в исходном состоянии, на прямом выходе триггера 22 (фиг. 2) нулевой потенциал, подаваемый на прямой счетный вход счетчика 2. На вход 14 поступает кодовая комбинация вида (1), синхронизируясь синхроимпульсами, поступающими на синхровход 15. Consider the operation of a device that controls a packet-variable t-code of the form (1). Let the device be in its initial state, at the direct output of trigger 22 (Fig. 2), the zero potential applied to the direct counting input of counter 2. Code input of the form (1) is fed to input 14, synchronized by clock pulses arriving at sync input 15.

При поступлении на вход 4 устройства нулей, описываемых параметром r (см. (1)), устройство остается в исходном состоянии. Поступившая на вход первая единица, описываемая параметром r₁, переводит триггер 22 (фиг. 2) в единичное состояние, т.е. с выхода триггера единичный потенциал поступает на прямой счетный вход счетчика 2 (триггер находится в единичном состоянии в течение приема данной кодовой комбинации, для приема новой кодовой комбинации, триггер 22 необходимо сбросить, подав на вход 13 устройства единичный импульс). Подсчет количества единиц, а в последующем и нулей, в пакете осуществляется по сумме синхроимпульсов, пока счетчик 2 не будет сброшен единичным импульсом с БУ; поступившая первая единица также поступает на вход элемента 24 И и инверсный вход элемента 25 И, в этот момент времени с выхода элемента задержки 23 (фиг. 2) на второй (инверсный) вход элемента 24 И и второй вход элемента 25 И поступает ноль, предшествующий первой единице, и на выходе элемента (24 И (фиг. 2) появляется единичный импульс (элемент 26 И импульса не выдает), этот импульс поступает на второй вход элемента 8 И и первый вход элемента 9 И, подключая блоки 4 и 5, контролирующие условие (3), к информационным выходам 16, 17 соответственно, но так как счетчик 2 находится в нулевом состоянии, блоки 4 и 5 информации об ошибках не выдают, единичный импульс с элемента 24 И через элемент 26 ИЛИ поступит на вход сброса счетчика 2, подготовив последний к приему пакета единиц, описанные действия будут повторяться после приема всех последующих пакетов нулей, после окончания пакета единиц первый нуль, поступающий за пакетом единиц со входа 14, поступает на первый вход элемента 24 И и инверсный вход элемента 25 И (фиг. 2), в этот же момент времени с выхода элемента задержки 23 (фиг. 2) последняя единица пакета поступает на инверсный вход элемента 24 И и вход элемента 25 И (фиг. 2), элемент 25 И выдает единичный импульс (элемент 24 И импульса не выдает), этот импульс поступает на второй вход элемента 7 И и 10 И, подключая блоки 3 и 6, контролирующее условие (2), к информационным выходам 16 и 17 соответственно, таким образом информация об ошибках поступает на информационные выходы 16 и 17, единичный импульс, подключивший блоки 3 и 6 к выходам 16 и 17, пройдя элемент 26 ИЛИ (фиг. 2), сбросит счетчик 2 в исходное состояние, подготовив его таким образом к приему последующего пакета нулей, описанные действия будут повторяться после приема всех последующих пакетов единиц; функциональные блоки подключаются к информационным выходам только перед сбросом счетчика, по окончании контроля пакета единиц блоки 3 и 6 подключаются элементами 7 И и 10 И соответственно, во время контроля пакетов единиц (нулей) данные блоки отключены, по окончании контроля пакета нулей блоки 4 и 5 подключаются элементами 8 И и 9 И соответственно, во время контроля пакетов единиц (нулей) данные блоки отключены от выходов 16 и 17.Upon receipt of 4 zeros at the input of the device described by the parameter r (see (1)), the device remains in its original state. The first unit arriving at the input, described by parameter r ₁ , transfers trigger 22 (Fig. 2) to a single state, i.e. from the trigger output, the unit potential goes to the direct counting input of counter 2 (the trigger is in a single state during the reception of this code combination, to receive a new code combination, trigger 22 must be reset by applying a single pulse to the device input 13). Counting the number of units, and subsequently zeros, in a packet is carried out by the sum of the clock pulses, until counter 2 is reset by a single pulse from the control unit; the first unit received also arrives at the input of the 24 And element and the inverse input of the 25 And element, at this point in time from the output of the delay element 23 (Fig. 2) to the second (inverse) input of the 24 And element and the second input of the 25 And element the zero preceding the first unit, and at the output of the element (24 I (Fig. 2), a single pulse appears (element 26 AND does not give a pulse), this pulse is fed to the second input of element 8 AND and the first input of element 9 AND, connecting blocks 4 and 5 controlling condition (3), to the information outputs 16, 17, respectively, but since the counter 2 is in the zero state, error information blocks 4 and 5 do not give out, a single pulse from element 24 AND through element 26 OR will go to the reset input of counter 2, having prepared the latter for receiving a packet of units, the described actions will be repeated after receiving all subsequent packets of zeros , after the package of units ends, the first zero arriving at the unit package from input 14 goes to the first input of the AND element 24 and the inverse input of the AND element 25 (Fig. 2), at the same time, from the output of the delay element 23 (Fig. 2), the last unit of the packet goes to the inverse input of the 24 And element and the input of the 25 And element (Fig. 2), the 25 And element gives a single pulse (24 And pulse element does not give out), this pulse goes to the second input of the element 7 AND 10 AND, connecting the blocks 3 and 6, which controls condition (2), to the information outputs 16 and 17, respectively, thus the error information goes to the information outputs 16 and 17, a single pulse that connected blocks 3 and 6 to the outputs 16 and 17, having passed the element 26 OR (Fig. 2), will reset counter 2 to its initial state, thus preparing it for receiving a subsequent packet of zeros, the described actions will be repeated after receiving all subsequent packets of units; functional blocks are connected to the information outputs only before resetting the counter; upon completion of the control of the unit package, blocks 3 and 6 are connected by elements 7 I and 10 And, accordingly, during the monitoring of unit packages (zeros), these blocks are disabled, at the end of the control of the zero package blocks 4 and 5 are connected by elements 8 And and 9 And, accordingly, during the monitoring of packages of units (zeros), these blocks are disconnected from outputs 16 and 17.

Для различных t-кодов (имеются в виду параметры r₁, r_o) изменяются только функциональные блоки, схемы функциональных блоков, реализующих неравенство 3 ≅ ≅ r₁ ≅ 5, построены по вышеизложенным правилам и приведены на фиг. 3 - блок 3, фиг. 4 - блок 6, блоки 4 и 5 строятся аналогично.For different t-codes (we mean the parameters r ₁ , r _o ), only functional blocks are changed, the schemes of functional blocks that implement the inequality 3 ≅ ≅ r ₁ ≅ 5 are constructed according to the above rules and are shown in FIG. 3 - block 3, FIG. 4 - block 6, blocks 4 and 5 are constructed similarly.

Устройство производит контроль t-кодов на наличие ошибок типа перехода 0-1 и 1-0. The device monitors t-codes for errors such as transitions 0-1 and 1-0.

Предлагаемое устройство может применяться для контроля t-кодов в системах передачи и хранения информации. The proposed device can be used to control t-codes in transmission and storage of information.

Claims

DEVICE FOR T-CODE CONTROL, comprising a counter, two AND elements, two OR elements, the outputs of the first and second AND elements being connected to the first and second inputs of the first OR element, the output of which is the first output of the device, the sync input of which is connected to the counter clock input, different the fact that, in order to expand functionality due to the sequential control of a packet-variable form of t-codes, it contains the third and fourth AND elements, four logic function calculation blocks and a control unit, m installation input, information input and device sync input are connected to the inputs of the same name of the control unit, the first output of which is connected to the first inputs of the second and third AND elements, the output of which is connected to the first input of the second OR element, the second input and output of which are connected respectively to the output of the fourth element And the second output of the device, the second and third outputs of the control unit are connected respectively to the counting and installation inputs of the counter, the outputs of which are connected to the inputs of all the blocks of the calculation logic functions, the fourth output of the control unit is connected to the first inputs of the first and fourth elements of AND, the outputs from the first to fourth blocks of calculation of logical functions are connected respectively to the second inputs of the first to fourth elements of AND, and the control unit contains a delay element, two elements BAN, OR element and trigger, information input, installation input and sync input of which are connected to the inputs of the same name of the control unit, the first output of which is connected to the output of the first element BAN and the input of the OR element, the output of which is connected to the third output of the control unit, the second and fourth outputs of which are connected respectively to the outputs of the trigger and the second element of the FORBID, the inverse of which is connected to the information input of the control unit, the direct input of the first element of the FORBID and the input of the delay element, output which is connected to the inverse input of the first element BAN and direct input of the second element BAN, the output of which is connected to the second input of the element OR.