CS258948B1 - Zapojení dvoustupňového korektoru impulsů - Google Patents

Abstract

Řešení spadá do oblasti elektronického měření rychlosti kolejových vozidel impulsními signály. Řeší zvýšení šumové imunity a spolehlivosti stávajících zapojení. Podstatou je nahrazení stávající diodové matice logickou sítí sestavenou z hradel NAND.

Description

Vynález se týká zapojení dvoustupňového korektoru impulsů pro provádění elektronické korekce informace generované otáčkovým čidlem, u kterého se řeší zvýšení Sumové imunity.

Dosud používaný korektor pracuje na principu definovaného vynechávání přicházejících impulsů. Tato činnost je řešena čítačem impulsů, následnou diodovou maticí a negovaným součinovým hradlem. Vzhledem k tomu, že ve stávajícím zapojení jsou použity prvky pracující s úrovní TTL, je vlivem použití diod narušena jejich šumová imunita. Tento korektor je využíván u lokomotivního tachografu, kde úroveň rušivých signálů je velká a dochází tak k nespolehlivé činnosti celého obvodu korektoru.

Uvedené nevýhody odstraňuje zapojení dvoustupňového korektoru impulsů podle vynálezu, jehož podstatou je, že jednotlivé vstupy čtyřvstupového hradla NAMD jsou připojeny přes oddělovací odpory na kladnou svorku napájení a současně jsou jednotlivé vstupy čtyřvstupového hradla NAND, propojeny s výstupními svorkami programového propojovacího pole, přičemž čtvrtá svorka je galvanicky spojena s pátou svorkou. Výstup čtyřvstupového hradla NAND je propojen na druhý vstup prvního dvouvstupového hradla NAND, jehož první vstup je spojen se vstupní svorkou impulsového napětí a současně s prvním vstupem druhého dvouvstupového hradla NAND i se vstupní svorkou prvního čtyřbitovéhc binárního čítače.

Výstup druhého dvouvstupového hradla NAND je připojen přes první kondenzátor a v sérii s ním zapojeným prvním odporem na elektrickou nulu, přičemž paralelně k prvnímu odporu je připojena první ochranná dioda svoji anodou na elektrickou nulu a společný bod mezi prvním kondenzátorem a prvním odporem je připojen na nulovací svorku čtyřbitového binárního čítače. Výstupy prvního čtyřbitového binárního čítače jsou propojeny se vstupními svorkami programového propojovacího pole, kdežto pátá vstupní svorka -programového propojovacího pole je trvale připojena na elektrickou nulu. Výstup prvního dvouvstupového hradla NAND je spojen s druhým vstupem druhého dvouvstupového hradla NAND a současně s prvním vstupem třetího dvouvstupového hradla NAND, s prvním vstupem čtvrtého dvouvstupového hradla NAND a ε prvním vstupem osmibitového binárního čítače, který je tvořen dvěma sériově zapojenými čtyřbitovými binárními čítači a to tak, že čtvrtá výstupní svorka druhého čtyřbitového binárního čítače je připojena na vstupní svorku třetího čtyřbitového binárního čítače. Druhý vstup třetího dvouvstupového hradla NAND je připojen na výstup osmivstupového hradla NAND, na jehož jednotlivé vstupy je připojena přes oddělovací odpory kladná svorka napájecího napětí a současně jednotlivé výstupní svorky programového propojovacího pole, přičemž osmá a devátá svorka programového propojovacího pole je galvanicky spojena. Výstup třetího dvouvstupového hradla je připojen na druhý vstup čtvrtého dvouvstupového hradla NAND a současně je připojen na výstupní svorku korektoru. Výstup čtvrtého dvouvstupového hradla NAND je připojen přes druhý kondenzátor a v sérii s ním zapojený druhý odpor na elektrickou nulu, přičemž paralelně ke druhému odporu je připojena druhá ochranná dioda svojí anodou na elektrickou nulu a společný bod mezi druhým kondenzátorem a druhým odporem je připojen na nulovací svorky osmibitového binárního čítače. Výstupy osmibitového binárního čítače jsou propojeny se vstupními svorkami programového propojovacího pole, zatímco devátá svorka programového propojovacího pole je trvale připojena na elektrickou nulu.

Nahrazením diodové matice logickou sítí dle vynálezu byla odstraněna nespolehlivá činnost zapojení a dosaženo šumové imunity - 1 V v celém zapojení korektoru.

Na přiloženém výkresu je znázorněno konkrétní provedení zapojení dvoustupňového korektoru s uvedenou záměnou diodové matice za logickou sít.

Jednotlivé vstupy 141, 142, 143, 144 čtyřvstupového hradla 14 NAND jsou připojeny přes oddělovací odpory 10, 11, 12, 13 na kladnou svorku 01 napájení a současně jsou jednotlivé vstupy 141, 142, 143·, 144 čtyřvstupového hradla 14 NAND, propojeny s výstupními svorkami 211, 212, 213, 214, 215 programového propojovacího pole 21, přičemž čtvrtá svorka 214 je galvanicky spojena s pátou svorkou 215. Výstup 145 čtyřvstupového hradla 14 NAND je propojen na druhý vstup 152 prvního dvouvstupového hradla 15 NAND, jehož první vstup 151 je spojen se vstupní svorkou 02 impulsového napětí a současně s prvním vstupem 161 druhého dvouvstupového hradla 16 NAND i se vstupní svorkou 201 prvního čtyřbitového binárního čítače. Druhý vstup 162 druhého dvouvstupového hradla 16 NAND je připojen na výstup 153 prvního dvouvstupového hradla 15 NAND a tvoří výstup prvního stupně korektoru. Výstup 163 druhého dvouvstupového hradla 16 NAND je připojen přes první kondenzátor 17 a v sérii s ním zapojeným prvním odporem 19 na elektrickou nulu, přičemž paralelně k prvnímu odporu 19 je připojena první ochranná dioda 18 svojí anodou na elektrickou nulu a společný bod mezi prvním kondenzátorem 17 a prvním odporem 19 je připojen na nulovací svorku 202 prvního čtyřbitového čítače, výstupy 203, 204, 205, 206 prvního čtyřbitového binárního čítače 20 jsou propojeny se vstupními svorkami 216, 217, 218, 219 progamového propojovacího pole 21, kdežto pátá vstupní svorka 220 programového propojovacího pole 21 je trvale připojena na elektrickou nulu.

Výstup 153 prvního dvouvstupového hradla 15 NAND je spojen s druhým vstupem 162 druhého dvouvstupového hradla 16 NAND a současně s prvním vstupem 311 třetího dvouvstupového hradla 31 NAND, s prvním vstupem 321 čtvrtého dvouvstupového hradla 32 NAND a s prvním vstupem 361 osmibitového binárního čítače, který je tvořen dvěma sériově zapojenými čtyřbitovými binárními čítači 36, 37 a to tak, že čtvrtá výstupní svorka 366 druhého čtyřbitového binárního čítače 36 je připojena na vstupní svorku 371 třetího čtyřbitového binárního čítače 37. Druhý vstup 312 třetího dvouvstupového hradla 31 NAND je připojen na výstup 309 osmivstupového hradla 30 NAND, na jehož jednotlivé vstupy 301, 302, 303, 304, 305, 306, 307,

308 je připojena přes oddělovací odpory 22, 23, 24, 25, 27, 28, 29 kladná svorka 01 napájecího napětí a současně jednotlivé výstupní svorky 381, 382, 383, 384, 385, 386, 387, 388 programového propojovacího pole 38, přičemž osmá a devátá svorka 388, 389 programového propojovacího pole 38 je galvanicky spojena.

Výstup 313 třetího dvouvstupového hradla 31 NAND je připojen na druhý vstup 322 čtvrtého dvouvstupového hradla 32 NAND a současně je připojen na výstupní svorku 03 korektoru. Výstup 323 čtvrtého dvouvstupového hradla 32 NAND je připojen přes druhý kondenzátor 33 a v sérii s ním zapojený druhý odpor 35 na elektrickou nulu, přičemž paralelně ke druhému odporu 35 je připojena druhá ochranná doioda 34 svojí anodou na elektrickou nulu a společný bod mezi druhým kondenzátorem 33 a druhým odporem 35 je připojen na nulovací svorky 362,

372 osmibitového binárního čítače. Výstupy 363, 364, 365, 366, 373, 374, 3 75, 37 6 osmibitového binárního čítače 36, 37 jsou rppojeny se vstupními svorkami 391, 392, 39_3, 394 , 395,

396, 397, 398 programového propojovacího pole 38, zatímco devátá svorka 399 programového propojovacího pole 38 je trvale připojena na elektrickou nulu.

Při popisu funkce vyjděme ze stavu, kdy je čtyřbitový binární čítač 20 prvního stupně korektoru vynulován. Na vstupech 141, 142, 143, 144 je úroveň logické jedničky s výjimkou vstupů, které jsou přes programové propojovací pole 21 připojeny na výstupu čtyřbitového binárního čítače 20. Pokud na vstupní svorku 01 přicházejí impulsy, pak jsou negovány a prochází prvním dvouvstupovým hradlem 15 NAND, protože na výstupu čtyřvstupového hradla 14 NAND je úroveň logické jedničky. Na výstupu druhého dvouvstupového hradla 16 NAND.je trvale úroveň logické jedničky a nulovací obvod tvořený prvním kondenzátorem 17, první ochrannou diodou 18 a prvním odporem 19, je mimo činnost. Čtyřbitový binární čítač 20 se postupně plní impulsy až do stavu N. Při sestupné hraně N-tého impulsu je na všech vstupech čtyřvstupového hradla 14 NAND úroveň logické jedničky a na jeho výstupu 145 je proto úroveň logické nuly.

Přes první dvouvstupové hradlo 15 NAND neprojde následující (F+l) impuls. 5 nástupnou hranou N+l-vého impulsu je na výstupu 163 druhého dvouvstupového hradla 16 NAND úroveň logické nuly a s jeho sestupnou hranou se výstupní úroveň druhého dvouvstupového hradla Π» NAND změní na logicku jedničku. Od sestupné hremy tohoto vstupního impulsu je odvozen nulovací impuls. Tento impuls vytváří derivační obvod tvořený prvním kondenzátorem JL_7, první ochrannou diodou 18 a prvním odporem 19. Po vynulování čítače 20 se celý stupeň korektoru nachází opět v počátečním stavu. Pokud jeden ze vstupů čtyřvstupového hradla 14 - napi. Γ44 - trvale připojíme na napětí úrovně logické nuly, pak je první stupeň korektoru vyřazen z činnosti, činnost druhého stupně korektoru je stejná, jen je možné napiogranovát větší počet impulřť. mezi vynechávanými impulsy, a tím dosáhnout jemnějšího kroku dělicích p>oměrů. Př? program258948 vání jednoho korekčního stupně je nutné si uvědomit, že pokud je propojovací programové pole naprogramováno na číslo N (v kódu BCD), pak korekční stupeň vynechá každý N+l impuls.

Další výhodou uvedeného zapojení je, že korekční poměry a k nim příslušné kódové kombinace zůstávají zachovány a není nutné provádět nový výpočet korekční tabulky, což je důležité zejména v praktickém provozu.

Claims (1)

1. Zapojení dvoustupňového korektoru impulsů, vyznačující se tím, že jednotlivé vstupy (141, 142, 143, 144) čtyřvstupového hradla (14) NAND jsou připojeny přes oddělovací odpory (10, 11, 12, 13) na kladnou svorku (01) napájení a současně jsou jednotlivé vstupy (141>

   142, 143, 144) čtyřvstupového hradla (14) NAND propojeny s výstupními svorkami (211, 212,

   213, 214, 215) programového propojovacího pole (21), přičemž čtvrtá svorka (214) je galvanicky spojena s pátou svorkou (215), zatímco výstup (145) čtyřvstupového hradla (14) NAND je propojen na druhý vstup (152) prvního dvouvstupového hradla (15) NAND, jehož první vstup (151) je spojen se vstupní svorkou (02) impulsového napětí a současně s prvním vstupem (161) druhého dvouvstupového hradla (16) NAND i se vstupní svorkou (201) prvního čtyřbitového binárního čitače (20), přičemž výstup (163) druhého dvouvstupového hradla (16) NAND je připojen přes první kondenzátor (17’ a v sérii s ním zapojeným prvním odporem (19) na elektrickou nulu, přičemž paralelně k prvnímu odporu (19' je připojena první ochranná dioda (18) svojí anodou na elektrickou nulu a společný bod mezi prvním kondenzátorem (17) a prvním odporem (19) je připojen na nulovací svorku (202) prvního čtyřbitového binárního čítače (20), přičemž výstupy (203, 204, 205, 206) prvního čtyřbitového binárního čítače (20) jsou propojeny se vstupními svorkami (216, 217, 218, 219) programového propojovacího pole (21), kdežto pátá vstupní svorka (220) programového propojovacího pole (2.1) je trvale připojena na elektrickou nulu, zatímco výstup (153) prvního dvouvstupového hradla (15) NAND je spojen s druhým vstupem (162) druhého dvouvstupového hradla (16) NAND a současně s prvním vstupem (311) třetího dvouvstupového hradla (31) NAND, s prvním vstupem (321) čtvrtého dvouvstupového hradla (32) NAND a s prvním vstupem (361) osmibitového binárního čítače, který je tvořen dvěma sériově zapojenými čtyřbitovými binárními čítači (36, 37) a to tak, že čtvrtá výstupní svorka (366) druhého čtyřbitového binárního čítače (36) je připojena na vstupní svorku (371) třetího čtyřbitového binárního čítače (37), zatímco druhý vstup (312) třetího dvouvstupového hradla (31) NAND je připojen na výstup (309) osmivstupového hradla (30) NAND, na jehož jednotlivé vstupy (301, 302, 303, 304, 305, 306, 307, 308) je připojena přes oddělovací odpory (22,

   23, 24, 25, 26, 27, 28, 29) kladná svorka (01) napájecího napětí a současně jednotlivé výstupní svorky (381, 382, 383, 384, 385, 386, 387, 388) programového propojovacího pole (38), přičemž osmá a devátá svorka (388, 389) programového propojovacího pole (38) je galvanicky spojena, zatímco výstup (313) třetího dvouvstupového hradla (31) NAND je připojen na druhý vstup (322) čtvrtého dvouvstupového hradla (32) NAND a současně je připojen na výstupní svorku (03) korektoru, kdežto výstup (323) čtvrtého dvouvstupového hradla (32) NAND je připojen přes druhý kondenzátor (33) a v sérii s ním zapojený druhý odpor (35) na elektrickou nulu, přičemž paralelně ke druhému odporu (35) je připojena druhá ochranná dioda (34) svojí anodou na elektrickou nulu a je připojen na nulovací svorky |362, 372) osmibitového binárního čítače (36, 37), přičemž výstupy (363, 364, 365, 366, 373, 374, 375, 376) osmibitového binárního čítače (36, 37) jsou propojeny se vstupními svorkami (391, 392, 393, 394, 395, 396,

   397, 398) programového propojovacího pole (38), zatímco devátá svorka (399) programového propojovacího pole (38) je trvale připojena na elektrickou nulu.