CS258303B1

CS258303B1 - Wiring of asynchronous direction resolution circuit for pulse incremental encoder

Info

Publication number: CS258303B1
Application number: CS851620A
Authority: CS
Inventors: Zdenek Kolman
Original assignee: Zdenek Kolman
Priority date: 1985-03-07
Filing date: 1985-03-07
Publication date: 1988-08-16
Also published as: CS162085A1

Abstract

Řešením je zapojení asynchronního obvodu, určeného pro převod signálu impulsního inkrementálního snímače polohy na polohové impulsy, vhodné pro zpracování reverzibilním čítačem. Využití je v oblasti řízení obráběcích strojů a manipulátorů. Podstata řešení, je, že pro přeměnu signá lu využívá sekvenční obvod, realizovaný vhodně naprogramovanou pamětí PROM propojením vstupů a výstupů paměti ae vstupy impulsního inkrementálního snímače a výstupy obvodu rozlišeni směruThe solution is to connect an asynchronous circuit designed to convert the signal of the pulse incremental position sensor to position pulses, suitable for processing by a reversible counter. It is used in the field of machine tool control and manipulators. The essence of the solution is that for signal conversion it uses a sequential circuit, implemented by a suitably programmed PROM memory by connecting the inputs and outputs of the memory and the inputs of the pulse incremental sensor and the outputs of the direction resolution circuit

Description

Vynález řeší zapojeni asynchronního obvodu určeného pro převod signálu Impulsního Inkrementálního snímače polohy na polohové Impulsy, vhodné pro zpracováni reverzlblInlfc čítačem.The invention solves the connection of an asynchronous circuit intended for converting a pulse Incremental encoder signal into position pulses suitable for processing a reverse pulse counter.

V současné době se tento obvod řeší vhodným zapojením Integrovaných obvodů malé Integrace 4-8 pouzder. Signál snímače musí být předem tvarován do strmých hran, výstupní Impulsy vznikají na principu kombinaci přímého a zpožděného logického signálu, přičemž zpožděni je zabezpečováno průchode» signálu logickými členy. Zapojeni je poměrně složité a v případě poruchy některého Integrovaného obvodu je nalezeni závady obtížné.At present, this circuit is solved by suitable wiring of Integrated Circuits of small Integration 4-8 cases. The sensor signal must be pre-formed into steep edges, the output pulses arise on the principle of a combination of direct and delayed logic signal, while the delay is ensured by the passage of the signal through the logic elements. The wiring is quite complicated and in case of failure of an Integrated Circuit it is difficult to find faults.

U dosud používaných obvodů rozlišeni směru je nutno pro každý násobící koeficient použit jiné zapojeni obvodu. Násobícím koeficientem se zde rozumí počet výstupních 0ulsů na 1 periodu signálu vstupního, který obsahuje 4 stavy. Obvod má navíc dal81 výstup, na kterém ae objeví pulsy v případě chybného signálu snímače nebo poruch pronikajících do tohoto signálu - současná změna logické úrovně obou vstupních signálů.In the case of direction differentiation circuits used so far, a different circuit connection must be used for each multiplication factor. The multiplication factor here means the number of output pulses per 1 period of the input signal, which contains 4 states. In addition, the circuit has a dal81 output at which ae will detect pulses in the event of a faulty sensor signal or faults penetrating this signal - simultaneously changing the logical level of both input signals.

Výše uvedené nedostatky odstraňuje zapojeni podle vynálezu, jehož podstatou je, že pro přeměnu signálů využívá sekvenční obvod, realizovaný vhodně naprogramovanou paměti PROM, kde první a druhý vstup Inkrementálního snímače jsou připojeny na první a druhý vstup paměti, první výstup paměti je spojen s třetím vstupem paměti, druhý výstup paměti je spojen se čtvrtým vstupem paměti a Šestý výstup paměti je spojen s pátým vstupem paměti. První a druhý výstup obvodu rozlišeni směru jsou připojeny na třetí a čtvrtý výstup paměti a třetí výstup obvodu rozlišeni směru je připojen na pátý výstup paměti.The above-mentioned drawbacks eliminate the circuit according to the invention, which is based on the fact that it uses a sequential circuit, implemented by a properly programmed PROM, for the signal conversion, where the first and second inputs of the Incremental encoder are connected to the first and second memory inputs. memory, the second memory output is connected to the fourth memory input and the sixth memory output is connected to the fifth memory input. The first and second directional output circuits are connected to the third and fourth memory outputs, and the third directional output circuit outputs are connected to the fifth memory output.

VýhodouřeSenl podle vynálezu je, že namísto 4-8 pouzder Integrovaných obvodů používá pouzdro jediná. Neni potřebný žádný hodinový signál, obvod pracuje jako asynchronní s nižšími nároky na strmost hran signálu snímače, tvarováni není nutné Násobící koeficient obvodu lze měnit pouze změnou obsahu paměti PROM, tj. výměnou PROM v soklu a může být 1, 2, 3 nebo 4.An advantage of the present invention is that instead of 4-8 ICs, it uses a single housing. No clock signal is required, the circuit works asynchronous with lower edge slope of the sensor signal, shaping is not necessary Multiply the circuit coefficient can only be changed by changing the PROM memory content, ie changing the PROM in the socket, and can be 1, 2, 3 or 4.

Na připojeném výkrese je znázorněno propojeni vstupů a výstupů sekvenčního obvodu, realizovaného paměti PROM, se vstupyThe attached drawing shows the connection of inputs and outputs of the sequential circuit, realized PROM, to the inputs

Impulsního 1nkrement1Inlho snímače a výstupy obvodu rozlišeni směru.Pulse 1ncrement1Inlho sensors and directional circuit outputs.

První vstup 21 a druhý vstup 22 Impulsního Inkrementálního snímače £ jsou připojeny na první vstup 11 a druhý vstup 12 paměti £, první výstup 111 paměti. £ je spojen se třetím vstupem 13 paměti £, druhý výstup 112 paměti £ je spojen se čtvrtým vstupem 14 paměti £ a Šestý výstup 116 paměti £ je spojen s pátým vstupem 15 paměti £. První výstup 311 a druhý výstup 312 obvodu 3 rozlišeni směru jsou připojeny na třetí výstup 113 a čtvrtý výstup 114 paměti £. Třetí výstup 313 obvodu £ rozlišeni směru je připojen na pátý výstup 115 paměti £.The first input 21 and the second input 22 of the pulse incremental encoder 6 are connected to the first input 11 and the second memory input 12, the first memory output 111. Is connected to the third memory input 13, the second memory output 112 is connected to the fourth memory input 14 and the sixth memory output 116 is connected to the fifth memory input 15. The first output 311 and the second output 312 of the direction recognition circuit 3 are connected to the third output 113 and the fourth output 114 of the memory 8. The third output 313 of the direction recognition circuit 6 is coupled to the fifth output 115 of the memory 8.

Obvod £ rozlišeni směru pracuje tak, že v paměti stavu, tvořené propojením druhého výstupu 112 a šestého výstupu 116 paměti £ se čtvrtým vstupem 14 a pátým vstupem 15 paměti £, je zapsán stav prvního vstupu 11 a druhého vstupu 12 paměti £. Při změně logické úrovně na jednom z prvního vstupu 11 a druhého vstupu 12 paměti £, je na základě minulého stavu, zapsaného v paměti stavu a nového stavu na prvním vstupu 11 a druhém vstupu 12 paměti £, úroveň log. 0 na jednom z třetího výstupu 113 a čtvrtého výstupu 114 paměti £ a současně přejde první výstup 111 paměti £ na úroveň log. 1. Spojením prvního výstupu 111 paměti £ s třetím vstupem 13 paměti £ je umožněn zápis nového stavu do paměti stavu, takže dojde ke shodě stavu na prvním vstupu 11 a druhém vstupu £2 paměti £ a paměti stavu, čímž se třetí výstup 113 a čtvrtý výstup 114 paměti £ uvedou na úroveň log. 1 a výstupní puls je ukončen. Šířka pulsů na třetím výstupu 113 a čtvrtém výstupu 114 paměti £ je 100 ns.The direction recognition circuit 6 operates such that the state of the first input 11 and the second input 12 of the memory 6 is written in the state memory formed by the interconnection of the second output 112 and the sixth memory output 116 with the fourth input 14 and the fifth memory input 15. When the logic level at one of the first input 11 and the second memory input 12 is changed, the log level is based on the previous state written in the state memory and the new state on the first input 11 and the second memory input 12. 0 at one of the third output 113 and the fourth memory output 114, and at the same time the first memory output 111 goes to the log level. 1. By connecting the first memory output 111 to the third memory input 13, a new state is written to the state memory, so that the state at the first input 11 and the second memory input £ 2 is identical to the state memory, thereby the output 114 of the memory 8 is brought to the log level. 1 and the output pulse is terminated. The pulse width at the third output 113 and the fourth memory output 114 is 100 ns.

Zapojeni je možno využit v obtastl řízeni obráběcích strojů a manipulátorů nejen pro přeměnu signálu Impulsního Inkrementální ho snímače, ale 1 pro obdobný signál z jiných zdrojů /induktosynový model/.The connection can be used in the control of machine tools and manipulators not only for the conversion of the pulse Incremental encoder signal, but 1 for a similar signal from other sources (inductosynth model).

Claims

Connection of asynchronous directional resolution circuit for Impulse Incremental scan with PROM _Z memory, characterized in that it comprises a sequential circuit 8 of memory (1), wherein the first input (21) and second input (22) of the Pulse Incremental encoder (2) are connected to the first input / 11) and a second input (12) of memory (1), the first output (111) of memory (1) is connected and the third input (13) of memory (1), the second output (112) of memory (1) is connected to the Fourth input / 14 (memory), the sixth output (116) of memory (1) is coupled to the fifth memory input (15), with the first output (311) and the second output (312) of the circuit (3) being connected to the third output (113) and the fourth output (114) of the memory (1) and the third output (313) of the circuit (3) are connected to the fifth output (115) of the memory (1).