CS258197B1

CS258197B1 - Zapojení pro zpracování lokalizačních povelů

Info

Publication number: CS258197B1
Application number: CS869753A
Authority: CS
Inventors: Josef Petrasek
Original assignee: Josef Petrasek
Priority date: 1986-12-22
Filing date: 1986-12-22
Publication date: 1988-07-15
Also published as: CS975386A1

Abstract

Zapojení je určeno pro zpracování lokalizačních povelů při dálkovém prověřování stavu opakovače přenosového systému s pulsně kódovou modulací - PCM. Zapojení navazuje na přijímač lokalizačních povelů. Na jeho prvním výstupu je taktovací signál, na druhém a třetím výstupu se objeví několik kombinací úrovní podle přijímaného povelu. Zapojení zpracovává tyto povely pomocí dvou binárních čítačů a šestnácti hradel. Na prvním a druhém modulačním výstupu jsou po příjmu prvního povelu ovládací úrovně pro modulátory vysílaného povelu ve směru "tam" a "zpět". Na prvním a druhém ovládacím výstupu jsou po příjmu druhého povelu ovládací úrovně pro obvody uzavírající smyčku a umožňující průchod digitálního signálu touto smyčkou. Zapojení rovněž zpracovává povel pro rozpojení smyček. Zapojení je využitelné v obousměrných opakovačích a linkových zakončeních digitálních traktů přenosových systémů, pracujících s uvedenými povely pro zjištování odolnosti a lokalizaci opakovačů.

Description

Vynález se týká zapojeni pro zpracování lokalizačních povelů při dálkovém prověřování stavu opakovače přenosového systému s pulsně kódovou modulací - PCM.

Při dálkovém prověřování stavu opakovače se z vysílače koncového zařízení vysílají speciální lokalizační povel, lišící se navzájem hloubkou modulace přenášeného signálu modulovaného nízkým kmitočtem. První lokalizační povel se postupně předává s definovanou časovou následností mezi jednotlivými kaskádně zapojenými opakovači. Tento povel představuje přídavné rušení a prověřuje se jím odolnost jednotlivých opakovačů proti rušení. Jiný lokalizační povel je současně přijat ve všech opakovačích a vyhodnocen jako pokyn pro uzavření smyčky v přenosu v každém opakovači. Lokalizační povely jsou v každém opakovači přijímány přijímačem lokalizačních povelů a předány k dalšímu zpracování. Vhodné obvody pro jejich zpracování nejsou známy.

Účelem vynálezu je vytvořit obvody, umožňující zpracování přijatých lokalizačních povelů. Podle podstaty vynálezu se toho dosahuje tím, že první výstup přijímače lokalizačních povelů je připojen na první vstup prvního hradla, jehož výstup je připojen na čtyři spojené vstupy čtvrtého hradla, jehož výstup je připojen na první modulační výstup, jednak na první vstup osmého hradla, jehož výstup je připojen na druhý modulační výstup, a jednak na první vstup pátého hradla. Druhý výstup přijímače lokalizačních povelů je připojen jednak na dva spojené vstupy druhého hradla a jednak na spojené nulovací vstupy prvního a druhého binárního čítače a výstup druhého hradla je připojen na druhý vstup prvního hradla a druhý vstup devátého hradla. Třetí výstup přijímače lokalizačních povelů je připojen na první vstup sedmého hradla a na dva spojené vstupy třetího hradla, jehož výstup je připojen na první vstup devátého hradla a na prvni vstup šestého hradla, jehož druhý je připojen jednak na druhý vstup sedmého hradla, jednak přes paralelní zapojení prvního·tvarovacího odporu a ochranné diody v nepropustném směru k zemní svorce a jednak přes první tvarovací kondenzátor na výstup šestnáctého hradla. Výstup šestého hradla je připojen na první vstup desátého hradla, jehož druhý vstup je připojen jednak na dva spojené vstupy čtrnáctého hradla, jehož výstup je připojen na druhý ovládací výstup a jednak na výstup jedenáctého hradla, jehož čtvrtý vstup je připojen přes druhý nastavovací odpor ke kladné svorce zdroje a přes druhý nastavovací kondenzátor k zemní svorce. Třetí vstup jedenáctého hradla je připojen k výstupu devátého hradla, jehož třetí vstup je spojen s druhým výstupem prvního binárního čítače. První vstup jedenáctého hradla je spojen jednak s výstupem desátého hradla, jednak s druhým vstupem patnáctého hradla, jehož výstup je připojen na první ovládací výstup a jehož první vstup je spojen s výstupem dvanáctého hradla a se čtvrtým vstupem devátého hradla, a jednak se spojeným třetím a čtvrtým vstupem osmého hradla, jehož druhý vstup je spojen jednak s druhým vstupem pátého hradla, jehož výstup je spojen s hodinovým vstupem prvního binárního čitače, jehož první výstup je připojen na hodinový vstup druhého binárního čítače a na první vstup dvanáctého hradla, jehož druhý vstup je připojen k druhému výstupu druhého binárního čítače a k druhému vstupu třináctého hradla, jehož první vstup je spojen s prvním výstupem druhého binárního čítače. Výstup třináctého hradla je spojen s druhým vstupem pátého hradla a prvním a druhým vstupem šestnáctého hradla.

Zapojení pro zpracování lokalizačních povelů má nízkou spotřebu, takže nezpůsobí zvýšení příkonu opakovače. Časová přesnost zpracování lokalizačních povelů je dána pouze stabilitou nízkého modulačního kmitočtu, z něhož je odvozen taktovací signál. Zapojení podstatně snižuje možnost chybného:přijetí a vyslání lokalizačních povelů.

Příklad vynálezu je dále popsán pomocí výkresu. První vstup 1. přijímače lokalizačních povelů PLP je připojen na první'vstup prvního hradla IU, jehož výstup je připojen na čtyři spojené vstupy čtvrtého hradla H4 a na prvni vstup osmého hradla H8 a současně na první vstup pátého hradla H5. Výstup čtvrtého hradla H4 je připojen na první modulační výstup 2Výstup osmého hradla H8 je připojen na druhý modulační výstup 2· Druhý výstup 2 přijímače lokalizačních povelů PLP je připojen na dva spojené vstupy druhého hradla H2a na spojené nulovací vstupy prvního a druhého binárního čítače Bl a B2. Výstup druhého hradla H2 je připojen na druhý vstup prvního hradla Hl a na druhý vstup devátého hradla H9. Třetí výstup přijímače lokalizačních povelů PLP je připojen na první vstup sedmého hradla H7 a na dva spojené vstupy třetího hradla H3. Výstup třetího hradla H3 je připojen na první vstup devátého hradla H9 a na první vstup šestého hradla H6. Spojené druhé vstupy šestého a sedmého hradla H6, H7 jsou připojeny přes paralelní kombinaci prvního tvarovacího odporu Rl a ochranné diody D v nepropustném směru k zemní svorce a přes první tvarovací kondenzátor Cl na výstup šestnáctého hradla H16. Výstup šestého hradla H6 je připojen na první vstup desátého hradla H10, jehož druhý vstup je připojen na dva spojené vstupy čtrnáctého hradla H14 a na výstup jedenáctého hradla Hll. Výstup čtrnáctého hradla H14 je připojen na druhý ovládací výstup 7_. Čtvrtý vstup jedenáctého hradla Hll je připojen přes druhý nastavovací odpor R2 ke kladné svorce +U zdroje a přes druhý nastavovací kondenzátor C2 k zemní svorce. Třetí vstup jedenáctého hradla Hll je připojen k výstupu devátého hradla H9, jehož třetí vstup je spojen s druhým výstupem prvního binárního čítače Bl. První vstup jedenáctého hradla Hll je spojen s výstupem desátého hradla H10 a s druhým vstupem patnáctého hradla H15 a současně se spojeným třetím a čtvrtým vstupem osmého hradla H8. Výstup patnáctého hradla H15 je připojen na první ovládací výstup 6. První vstup patnáctého hradla H15 je spojen s výstupem dvanáctého hradla H12 a se čtvrtým vstupem devátého hradla H9. Druhý vstup osmého hradla H8 je spojen s druhým vstupem pátého hradla H5 a s výstupem třináctého hradla H13 a současně se spojeným prvním a druhým vstupem šestnáctého hradla H16. Výstup pátého hradla H5 je spojen s hodinovým vstupem prvního binárního čítače Bl, jehož první výstup je připojen na hodinový vstup druhého binárního čítače B2 a na první vstup dvanáctého hradla H12. Druhý vstup dvanáctého hradla H12 je připojen k druhému výstupu druhého binárního čítače B2 a k druhému vstupu třináctého hradla H13. První vstup třináctého hradla H13 je spojen s prvním výstupem druhého binárního čítače B2.

V uvedeném příkladu jsou všechny použité integrované obvody řady CMOS. čtvrté a osmé hradlo H4, H8 jsou typu NOR, všechna ostatní hradla jsou typu NAND. První čítač Bl je čtrnácti stupňový binární čítač. Druhý binární čítač B2 je sedmistupňový.

Na prvním výstupu 2 přijímače lokalizačních povelů PLP se při přijetí prvního nebo druhého povelu objeví signál obdélníkového průběhu s kmitočtem rovným modulačnímu kmitočtu, který slouží jako taktovací signál pro připojené obvody. Příjem prvního povelu se projeví na druhém výstupu 2 změnou původní logické úrovně H na úroveň L. Příjem druhého povelu se projeví rovněž na druhém výstupu 2 změnou původní logické úrovně H na úroveň L a současně na třetím výstupu 2 změnou původní logické úrovně H na úroveň L.

Při přijetí prvního povelu se úroveň L objeví na nulovacích vstupech prvního a druhého čítače 22, 22 a umožní jejich spuštění. První čítač Bl dostává taktovací signál na hodinový vstup přes otevřené první a páté hradlo 22, H5. Taktovací signál se současně dostává přes čtvrté hradlo H4 na první modulační výstup £ k modulátoru vysílaného povelu ve směru zpět, který má pouze funkci přídavného rušení. Čítání obou čítačů 22, B2 probíhá až do okamžiku TI, kdy se projeví současně logické úrovně H na obou vstupech třináctého hradla H13. Logická úroveň L z výstupu třináctého hradla Hl_2 uzavře páté hradlo H5 a současně otevře osmé hradlo H8, nebot jeho třetí a čtvrtý vstup jsou na logické úrovni L. Tím se taktovací signál dostává přes první a osmé hradlo Hl a H8 na druhý modulační výstup 2 k modulátoru vysílaného povelu ve směru tam” a první povel je přenášen k následujícímu opakovači. Zastavení prvního a druhého čítače 22, 22 a vysílání prvního povelu do obou směrů trvá až do skončení příjmu prvního povelu na druhém výstupu 2 přijímače lokalizačních povelů PLP. Po skončení příjmu prvního povelu se skončí současně jeho přenos do obou směrů a oba čítače 22' ^{B2 se} nulují logickou úrovní II na jejich nulovacích vstupech.

Při přijetí druhého povelu se na druhém a třetím výstupu 2, 2 přijímače lokalizačních povelů PLP objeví logická úroveň L, která umožní spuštění obou binárních čítačů 22, ^B2·

První čítač Bl dostává taktovací signál na hodinový vstup přes otevřené první a páté hradlo Hl, H5. Čítání obou čítačů 22' 2² probíhá až do okamžiku TI, kdy se objeví současně logická úroveň H na obou vstupech třináctého hradla H13 a logická úroveň L z jeho výstupu uzavře páté hradlo H5 a způsobí objevení úrovně H na výstupu šestnáctého hradla H16. Derivací na prvním tvarovacím kondenzátoru Cl a prvním tvarovacím odporu Rl se krátce otevřou šesté a sedmé hradlo H6, H7 a zapíšou úrovně ze svých prvních vstupů do klopného obvodu, složeného z desátého a jedenáctého hradla H10, Hll. Na druhém ovládacím výstupu 7. j® úroveň H, na prvním ovládacím výstupu 2 3® úroveň L. Tento stav trvá i po skončení příjmu druhého povelu i po vynulování čítačů Bl, B2. Smyčka v přenosu zůstává uzavřena. Když v tomto stavu klopného obvodu H10, Hll je přijat znovu první povel, dochází opět ke spuštění obou binárních čítačů BIJ, B2 v důsledku objevení úrovně L na jejich nulovacích vstupech. Taktovací signál se současně dostává přes čtvrté hradlo H4 na první modulační výstup 4_ k modulátoru vysílaného povelu do směru zpět, kde má pouze funkci přídavného rušení. Během čítání binárních čítačů 22, B2 dochází od okamžiku T2 k přerušení přenášeného digitálního signálu ve smyčce objevením úrovně H na obou vstupech dvanáctého hradla H12 a tím úrovně H na prvním ovládacím výstupu 2· Čítáni obou čítačů Bl, B2 pokračuje až do okamžiku TI a do klopného obvodu H10,

Hll se zapíše okamžitý stav na prvních vstupech šestého a sedmého hradla 22, H7. Klopný obvod H10, Hll se vrací do klidového stavu. Následující obvody reagují rozpojením smyčky. Současně se taktovací signál dostane přes otevřené první a osmé hradlo 22, H8 na druhý modulační výstup 2 K modulátoru vysílaného povelu do směru tam a první povel je přenášen k následujícímu opakovači. Zastavení čítačů 22, B2 a vysílání prvního povelu do obou směrů trvá až do skončení přijmu prvního povelu na druhém výstupu 2 přijímače lokalizačních povelů PLP. Po skončení příjmu prvního povelu se skončí současně jeho přenos do obou směrů a čítače Bl, B2 se nulují úrovní H na jejich nulovacích vstupech. Návrat klopného obvodu H10, Hll do klidového stavu je umožněn také působením devátého hradla H9 přiložením úrovně H na jeho. třetí vstup, pokud je na jeho prvním a druhém vstupu rovněž úroveň H. Dioda D tvoří ochranu druhého vstupu šestého hradla H6 proti zápornému předpětí. Druhý nastavovací odpor R2 a druhý nastavovací kondenzátor C2 na čtvrtém vstupu jedenáctého hradla Hll nastavuje klopný obvod H10 do klidového stavu při zapnutí napájení.

Zapojení je využitelné v obousměrných opakovačích a linkových zakončeních digitálních traktů přenosových systémů, pracujících s uvedenými způsoby zjištování odolnosti a lokalizace vadných opakovačů.

Claims

předmEt vynálezu

Zapojeni pro zpracování lokalizačních povelů, připojené na přijímač lokalizačních povelů, vyznačené tím, že první výstup (1) přijímače lokalizačních povelů (PLP) je připojen na první vstup prvního hradla (Hl), jehož výstup je připojen jednak na čtyři spojené vstupy čtvrtého hradla (H4) , jehož výstup je připojen na první modulační výstup (4), jednak na první vstup osmého hradla (H8), jehož výstup je připojen na druhý modulační výstup (5) , a jednak na první vstup pátého hradla (H5), zatímco druhý výstup (2) přijímače lokalizačních povelů (PLP) je připojen jednak na dva spojené vstupy druhého hradla (H2) a jednak na spojené nulovací vstupy prvního a druhého binárního čítače (Bl, B2, a výstup druhého hradla (H2) je připojen na druhý vstup prvního hradla (Hl) a druhý vstup devátého hradla (H9), zatímco třetí výstup (3) přijímače lokalizačních povelů (PLP) je připojen na první vstup sedmého hradla (H7) a na dva spojené vstupy třetího hradla (H3), jehož výstup je připojen na první vstup devátého hradla (H9) a na první vstup šestého hradla (H6), jehož druhý vstup je připojen jednak na druhý vstup sedmého hradla (H7), jednak pes paralelní zapojení prvního tvarovacího odporu (Rl) a ochranné diody (D) v nepropustném směru k zemní svorce a jednak přes první tvarovací kondenzátor (Cl) na výstup šestnáctého hradla (H16) a výstup šestého hradla (H6) je připojen na první vstup desátého hradla (H10), jehož druhý vstup je připojen jednak na dva spojené vstupy čtrnáctého hradla (H14), jehož výstup je připojen na druhý ovládací výstup (7) 'a jednak na výstup jedenáctého hradla (Hll), jehož čtvrtý vstup je připojen přes druhý nastavovací odpor (R2) ke kladné svorce (+U) zdroje a přes druhý nastavovací kondenzátor (C2) k zemní svorce a třetí vstup jedenáctého hradla (Hll) je připojen k výstupu devátého hradla (H9), jehož třetí vstup je spojen s druhým výstupem prvního binárního čítače (Bl) a první vstup jedenáctého hradla (Hll) je spojen jednak s výstupem desátého hradla (H10), jednak s druhým vstupem patnáctého hradla (H15), jehož výstup je připojen na první ovládací výstup (6) a jehož první výstup je spojen s výstupem dvanáctého hradla (H12) a se čtvrtým vstupem devátého hradla (H9), a jednak se spojeným třetím a čtvrtým vstupem osmého hradla (H8), jehož druhý vstup je spojen jednak s druhým vstupem pátého hradla (H5), jehož výstup je spojen s hodinovým vstupem prvního binárního čítače (Bl), jehož první výstup je připojen na hodinový vstup druhého binárního čítače (B2) a na první vstup dvanáctého hradla (H12), jehož druhý vstup je připojen k druhému výstupu druhého binárního čítače (B2) a k druhému vstupu třináctého hradla (H13), jehož první vstup je spojen s prvním výstupem druhého binárního čítače (B2), přičemž výstup třináctého hradla (H13) je spojen s druhým vstupem pátého hradla (H5) a prvním a druhým vstupem Šestnáctého hradla (H16).