CS233849B1

CS233849B1 - Zapojeni vysílače povelů pro dálkové uzavření a rozpojení smyčky

Info

Publication number: CS233849B1
Application number: CS302783A
Authority: CS
Inventors: Vladimir Konopac; Josef Zigmund; Petr Oktabec
Original assignee: Vladimir Konopac; Josef Zigmund; Petr Oktabec
Priority date: 1983-04-29
Filing date: 1983-04-29
Publication date: 1985-03-14

Abstract

K uzavření smyčky v opakovači se vyšle do vedení n-krát nškolikabitová povelová skupina přiřazená tomuto opako- " vači a po uzavření emyčky (n+m)krát nškolikabitová kontrolní skupina. K rozpojení smyčky se tato povelová skupina vyšle (n*m)krát a po rozpojení smyčky se vyšle n-krát kontrolní sknpina. Povelová a kontrolní skupina má stejný počet bitů, který čítá první čítač. Druhý čítač čítá vždy n a (n+m) skupin.

Description

Vynález se týká zapojení vysílače povelů pro dálková uzavření a rozpojení smyčky při lokalizaci opakovače optoelektronického přenosového systému.

Optoelektronické přenosové systémy jsou určeny pro přenos digitálního signálu po optickém kabelu. Mezi dvěma koncovými zařízeními je vždy několik neobsluhovaných zesilovacích stanic opakovačů. Pro správnou činnost linkového traktu je nutné, aby z koncového zařízení bylo možno dálkově kontrolovat činnost jednotlivých opakovačů a lokalizovat vadný opakovač. Povelem pro uzavření smyčky ve známých zapojeních v opakovačích v digitálních přenosových systémech po kovových kabelech je přerušování impulsního sledu v rytmu nízkých kmitočtů. Povelem pro rozpojení smyčky je přerušení dálkového napájení opakovačů. Nevýhodou těchto známých zapojeni je nutnost použít rezonanční obvody v přijímačích povelu pro dálkové uzavření smyčky, které je nutné naladit v každém opakovači jinak. Zhotovení rezonančních obvodů je pracné, protože obsahují indukčnosti. Povel pro rozpojení smyčky přerušením dálkového napájení nelze použít pro optoelektronické přenosové systémy, protože opakovače jsou napájeny z místního zdroje.

Účelem zapojení vysílače, povelů pro dálkové uzavření a rozpojení smyčky podle vynálezu je odstranit uvedené nevýhody. Podle podstaty vynálezu se toho dosahuje tím, že první vstupní svorka je připojena na první adresovací vstup paměti, druhá vstupní svorka je připojena na druhý adresovací vstup paměti, třetí vstupní svorka je připojena na třetí adresovací vstup paměti, jejíž výstupy jsou připojeny na vstupy multiplexeru, jehož výstup je připojen na první výstupní svorku. První, druhý a třetí adresovací vstup

233 849 multiplexeru je připojen na první, druhý a třetí výstup prvního čítače a tento třetí výstup je připojen zároveň na čitací vstup druhého čítače, jehož první výstup je připojen na čtvrtý adresovací vstup paměti a jehož druhý výstup je připojen přes invertor na první vstup prvního hradla. Výstup prvního hradla je připojen na čítači vstup prvního čítače, jehož nulovací vstup spolu s nulovacím vstupem druhého čítače je připojen na výstup součtového hradla, jehož první vstup a první vstup prvního klopného obvodu jsou připojeny na pátou vstupní svorku. Druhý vstup součtového hradla a druhý vstup prvního klopného obvodu jsou připojeny na šestou vstupní svorku. Přímý výstup prvního klopného obvodu je připojen na první vstup druhého hradla, jehož výstup je připojen na první vstup druhého klopného obvodu, jehož výstup je připojen na druhou výstupní svorku a jehož druhý vstup je připojen na výstup třetího hradla, jehož první vstup je připojen na invertující výstup prvního klopného obvodu a na pátý adresovací vstup paměti. Na čtvrtou vstupní svorku je připojen druhý vstup prvního hradla a taktovací vstupy prvního a druhého klopného obvodu. Druhé vstupy druhého a třetího hradla jsou připojeny na sedmou vstupní svorku.

Příklad vynálezu je dále popsán pomocí výkresu. První vstupní svorka 1 je připojena na první adresovací vstup paměti PROM, druhá vstupní svorka 2 je připojena na druhý adresovací vstup paměti PROM a třetí vstupní svorka 3 je připojena na třetí adresovací vstup paměti PROM. Její výstupy jsou připojeny na vstupy multiplexeru MX. jehož výstup je připojen na první výstupní svorku 8. První, druhý a třetí adresovací vstup multiplexeru MX je připojen na první, druhý a třetí výstup prvního čítače CTI. Třetí výstup prvního čítače CTI je připojen též na Čítači vstup druhého čítače CT2. První výstup druhého čítače CT2 je připojen na čtvrtý adresovací vstup paměti PROM. Druhý výstup druhého čítače CT2 je přes invertor I připojen na první vstup prvního hradla Hl. Výstup prvního hradla Hl je připojen na čítači vstup prvního čítače CTI. Nulovací vstup prvního čítače CTI a nulovací vstup druhého čítače CT2 je připojen na výstup součtového hradla H4 a první vstup prvního klopného obvodu KOI a první vstup součtového hradla H4 jsou připojeny na pátou vstupní svorku 2· Druhý vstup součtového hradla a druhý vstup prvního klopného obvodu KOI jsou připojeny na šestou vstupní svorku 6. Přímý výstup prvního klopného obvodu KOI je připojen ns první V9tup druhého hradla H2.

233 849

Invertující výstup prvního klopného obvodu KOI .1e připojen na pátý adresovací vstup paměti PROM a první vstup třetího hradla H3. Druhé vstupy druhého a třetího hradla H2. H3 jsou připojeny na sedmou vstupní svorku 2· Výstup druhého hradla H2 je připojen na první vstup druhého klopného obvodu KQ2. na jehož druhý vstup je připojen výstup třetího hradla H3. Výstup druhého klopného obvodu K02 je připojen na druhou výstupní svorku 2· Taktovací vstup prvního a druhého klopného obvodu KOI. K02 a druhý vstup prvního hradla H1 jsou připojeny na čtvrtou vstupní svorku

K uzavření smyčky v opakovači se vyšle do vedení n krát několikabitová povelová skupina přiřazená tomuto opakovači. K rozpojení smyčky se tato povelová skupina vyšle (n+m) krát· Např. pro lokalizaci osmi opakovačů by stačila tříbitová povelová skupina, ale aby se zabránilo jejímu náhodnému napodobení během přenosu signálu, použije se vícebitová povelová skupina a vyšle se několikrát. V povelové skupině je možno použít několik bitů pro rozlišení opakovače a zbývající bity zvolit shodně pro všechny opakovače. Tím se dosáhne zjednodušení obvodů přijímače povelů.

Pro kontrolu uzavření smyčky je výhodné vyslat kontrolní skupinu impulsů a vyhodnotit její příjem. Podobně je možné před vysláním povelu pro rozpojení smyčky stejnou kontrolní skupinou zjistit, zda je smyčka uzavřena.

V uvedeném příkladě je lokalizováno osm opakovačů. Povelová skupina a kontrolní skupina je osmibitová. Pro uzavření smyčky se povelová skupina vysílá sedmkrát, pro rozpojení smyčky osmkrát.

Na první, druhou a třetí vstupní svorku 1, 2, 2 jsou přivedeny logické úrovně přiřazené lokalizovanému opakovači. Na čtvrtém a pátém adresovacím vstupu paměti PROM je úroveň log O, na všech výstupech prvního čítače CTI je log 1, na prvním výstupu druhého čítače CT2 je log 0 a na jeho druhém výstupu je log 1, na páté, šesté a sedmé vstupní svorce 2» Ί. <3^e úroveň log 0. Na čtvrtou vstupní svorku—se přivádí taktovací kmitočet. Paměť PROM je nastavena na adresu, kde je uložena povelová skupina pro uvažovaný opakovač.

Při povelu pro uzavření smyčky je přivedena na pátou vstupní svorku 2 krátkodobě úroveň log 1. Tím se na přímém výstupu prvního klopného obvodu KOI nastaví úroveň log 1 a na jeho invertujícím výstupu log 0. První klopný obvod KOI slouží jako paměť volby povelu. Pomocí součtového hradla H4 se vynuluje první a druhý čítač CTI. CT2.

233 849 ζ

Po odeznění úrovně log 1 na páté vstupní svorce 2 začnou oba čítače CTI. CT2 počítat. První čítač CTI počítá vyslané bity v povelové a popř. kontrolní skupině, současně generuje adresy pro multiplexer MX. Druhý čítač CT2 počítá počet vyslaných skupin impulsů. Po načítání n skupin se na jeho prvním výstupu objeví úroveň log 1 a pamět PROM se nastaví na adresu, kde je uložena kontrolní skupina. Po načítání dalších n+m skupin se na jeho druhém výstupu objeví úroveň log 1 a pomocí invertorů I a prvního hradla H1 se oba čítače CTI. CT2 zastaví. Tím je ukončeno vysílání skupin impulsů.

Při povelu pro rozpojení smyčky je přivedena na šestou vstupní svorku 6 krátkodobě úroveň log 1. Činnost obvodů vysílače je obdobná jako v případě vysílání povelu pro uzavření smyčky, ale povelová skupina se vysílá (n+m) krát. Při uzavření smyčky se v koncovém zařízení vyhodnotí příjem kontrolní skupiny a na sedmé vstupní svorce £ se objeví úroveň log 1. Je-li kontrolní skupina přijímána při povelu uzavřeni smyčky, pak se na výstupu druhého klopného obvodu K02 objeví úroveň log 1’. Je*rli kontrolní skupina přijímána při povelu rozpojení smyčky, pak se na výstupu druhého klopného obvodu K02 objeví úroveň log 0. Tím se na druhé výstupní svorce 2 signalizuje uzavření nebo rozpojení smyčky v opakovači.

Výhodou vysílače povelů pro dálkové uzavření a rozpojení smyčky podle vynálezu je, že se pro uzavření smyčky vyšle n krát povelová skupina a (n+m) krát kontrolní skupina; pro rozpojení smyčky se vyšle n krát kontrolní skupina a (n+m) krát povelová skupina. Protože povelová a kontrolní skupina má stejný počet bitů, první čítač CTI počítá vždy právě tento počet a druhý čítač CT2 počítá vždy n a (n+m) skupin. Uvedená skladba povelů pro dálkové uzavření a rozpojení smyčky umožňuje zjednodušení zapojení vysílače v koncovém zařízení a přijímače v opakovači.

Vynález se využívá v optoelektronických-přenosových systémech.

Claims

Zapojení vysílače povelů pro dálkové uzavření a rozpojení smyčky při lokalizaci opakovače opteelektroaického přenosového systému,vyznačené tím, že první vstupní svorka (1) je připojena na první adresovací vstup paměti (PROM), druhá vstupní svorka (2) je připojena na druhý adresovací vstup paměti (PROM), třetí vstupní svorka (3) je připojena na třetí adresovací vstup paměti (PROM), jejíž výstupy jsou připojeny na vstupy multiplexeru (MX), jehož výstup je připojen na první výstupní svorku (8), přičemž první, druhý a třetí adresovací vstup multiplexeru (MX) je připojen na první, druhý a třetí výstup prvního čítače (CTI) a tento třetí výstup je připojen zároveň na čítači vstup druhého čítače (CT2), jehož první výstup je připojen na čtvrtý adresovací vstup paměti (PROM) a jehož druhý výstup je připojen přes invertor (I) na první vstup prvního hradla (Hl), jehož výstup je připojen na čítači vstup prvního čítače (CTI), jehož nulovací vsýup spolu s nulovacím vstupem druhého čítače (CT2) je připojen na výstup součtového hradla (H4), jehož první vstup a první vstup prvního klopného obvodu (KOI) jsou připojeny na pátou vstupní svorku (5), zatímco druhý vstup součtového hradla (H4) a druhý vstup prvního klopného obvodu (KOI) jsou připojeny na šestou vstupní svorku (6), přičemž přímý výstup prvního klopného obvodu (KOI) je připojen na první vstup druhého hradla (H2)^ jehož výstup je připojen na první vstup druhého klopného obvodu (K02) jehož výstup je připojen na druhou výstupní svorku (9) a jehož druhý vstup je připojen na výstup třetího hradla (H3), jehož první vstup je připojen na invertující výstup prvního klopného obvodu (KOI) a na pátý adresovací vstup paměti (PROM), zatímco na čtvrtou vstupní svorku (4) je připojen druhý vstup prvního hradla (Hl) a taktovací vstupy prvního a druhého klopného, obvodu (KOI, K02), přičemž drahé vstupy druhého a třetího hradla (H2, H3) jsou připojeny na sedmou vstupní svorku (7).