SU650527A3 - Устройство синхронизации временных каналов дл телефонной станции - Google Patents
Устройство синхронизации временных каналов дл телефонной станцииInfo
- Publication number
- SU650527A3 SU650527A3 SU721814881A SU1814881A SU650527A3 SU 650527 A3 SU650527 A3 SU 650527A3 SU 721814881 A SU721814881 A SU 721814881A SU 1814881 A SU1814881 A SU 1814881A SU 650527 A3 SU650527 A3 SU 650527A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- input
- unit
- outputs
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/12—Arrangements providing for calling or supervisory signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
элемента ИЛИ, выход которого через последовательно соединенные шестой элемент И II второй элемент ИЛИ, к другому вход} которого подключен выход первого элемента Р через седьмой элемент И, подключен к одному из входов двух последовательно соединенных триггеров, к другому входу первого из которых подключены выходы восьмого и дев того элементов И через третий элемент ИЛИ, а другой выход второго триггера непосредственно и через третий триггер подключен к входам дес того элемента И, выход которого через счетчик подключен к входу второго дешифратора , первый выход которого подключен к одному из входов третьего элемента И. Второй выход второго дешифратора подключен к одному из входов п того, седьмого, восьмого и дев того элементов И непосредственно и через второй инвертор к соответствующему входу четвертого элемента И. Кроме того, выход первого счетчика подключен к одному из входов регистра сдвига и к соответствующему входу первого счетчика и через третий 1нвертор к одному из входов третьего элемента И. Другой выход первого дешифратора через четвертый инвертор подключен к одному из входов одиннадцатого элемента И, выход которого через последовательно соединенные и тый инвертор, четвертый триггер и второй счетчик подключен к входу третьего дешифратора , выход которого подключен к перному входу двенадцатого элемента И, к двум другим входам которого подключены соответственно третий выход второго дешифратора и соответствуюш,ий выход первого счетчика, а выход двенадцатого элемента И подключен к соответствуюшему входу четвертого и п того триггеров, к друТОЩ входу которого подключен выход четвертого инвертора, а выход п того триггера подключен к соответствуюш ему одиннадцатого элемента PI, причем управл юндий вход четвертого и п того триггеров соединен с выходом дес того элемента И, управл ющий вход второго счетчика - с четвертым выходом второго дешифратора .
Блок синхронизации речевых каналов. содержит первый и второй запоминающий блоки, к выходам которых подключены соответствующие блоки записи - считывани , к .управл ющим входам которым подключены соответствующие выходы формирователей временных .интервалов и блок вынесени решени , состо щий из счетчика , выход которого подключен к входу дешифратора , выходы которого подключены к соответствующим входам первого и второго триггера, к другим входам которых подключены соответствующие выходы выходного триггера, а выходы этих триггеров подключены к соответствующим входам счетчика и двух элементов И, выходы которых соединены с соответствующими входами выходного триггера.
Блок синхронизации информации сигнализации содержит две цепи, кажда из которых состоит из последовательно соединенных приемного блока, матрицы перекодировани и передающего блока, к управл ющим входам которых подключены выходы блока управлени .
На фиг. 1 показана стр|уктурна электрическа с.чема предлагаемого устройства , на фиг. 2 - схема блока обнаружен 1 контрол кодов .запирани однополосной и многополосной разверток; на фиг. 3 - схема блока синхронизации речевых каналов; на фиг. 4 и 5 - схе.ма блока синхронизации и информации сигнализации.
Устройство синхронизации временны. каналов дл телефонной станции содержит блок / временной коммутаци 1, два выхода которого подключены соответственно к первым и вторым входам блока 2 переключателей и блок 3 соединени местных абонентов , к третьему входу которого подключен соответствующий выход блока 1 временной коммутации через временной соединительный блок 4, а также узлы 5 синхронизации информации по числу .многоканальных линий св зи 6, причем к входам узлоз 5 синхронизации информации через соответствующие многоканальные линии 6 св зи подключены соответстзенно вы.ходы блока 7 соединений выносных абонентов и блока 2 переключателей, каждый узел 5 синхронизации информации выполнен в виде объединенных по входу блока 8 синхронизации речевых каналов, блока 9 синхронизации информации сигнализации и блок W обнаружени контрол кодов запираии однополосной и многополосной разверток, выход которого подключен к управл ющим входам блока 8 сиихронизац 1и речевых каналов и блока 9 синхронизации информации сигнализации.
Выход блока 8 синхронизации речевых каналов подключен к соответствующему входу временного соединнтельного блока 4, один из выходов которого подключен к другому входу блока 9i синхронизации информации сигнализации, другой выход которого подключен к соответствующему входу блока / временной коммутации.
Блок 10 обнаружени и контрол кодов запирани однополосной и многополосной разверток (фиг. 2) содержит последовательно соединенные регистр // сдвига и декшфратор 12, один из выходов которого подключен к первому входу первого элемента И 13 непосредственно, а к первому входу второго элемента И 14 через первый инвертор 15 к вторым входам первого и второго элементов И 13, 14 подключен выход третьего элемента И 16, а выходы первого и второго элементов И 13, 14 соответственно через четвертый и и тый элементы И П, 8 подключены к входам первого элемента ИЛИ 19, выход которого через последовательно соединенные шестой элемент И 20 и второй элемент ИЛИ 21, к другому входу которого подключен выход первого элемента И 13, через седьмой элемент И 22 подключен к одному из входов двух последовательно соединенных триггеров 23, 24, к другому входу первого из которых подключены выходы восьмого и дев того элементов И 25, 26 через третий элемент ИЛИ 27.
Другой выход второго триггера 24 непосредственно через последовательно соединенные третий триггер 28 подключен к входам дес того элемента И 29, выход которого через первый счетчик 30 подключен к входу второго дешифратора 31, первый выход которого иодключен к одному из входов третьего элемента И 16, а второй выход второго дешифратора 31 иодключен к одному из входов п того (18), седьмого (22), восьмого (25) и дев того (26) элементов И неиосредствеино н через второй инвертор 32 к соответствующему входу четвертого элемента И 17.
Кроме того, выход первого счетчика 30 подключен к одному из входов регистра // сдвига, к соответствующему входу первого счетчика 30 и через третий инвертор 33 к одному из входов третьего элемента И 16. Другой выход иервого дешифратора 12 через четвертый инвертор 34 подключен к одному из входов одиннадцатого элемента И 35, выход которого через последовательно соединенные п тый инвертор 36, четвертый триггер 37, к другому входу которого иодключен выход двенадцатого элемента И 38, и второй счетчик 39 подключеи к входу третьего дешифратора 40, выход которого подключен к иервому входу двенадцатого элемента И 38, к двум другим входам которого подключенЕ) соответственно третпй выход второго дешифратора 31 и соответствующий ВЫХО.Д первого счетчика 30. Выход двенадцатого элемента И 38 подключеи к соответствующему входу четвертого и п того триггеров 37, 41, к другому входу которого подключен выход четвертого инвертора 34, а выход п того триггера 41 подключен к соответствующему входу один );адцатого элемента И 35, причем уиравл ющий вход четвертого и п того триггеров 37, 41 соединен с выходом дес того элемента И 29, а управл О(Щий вход второго счетчика 39 - с четвертым выходом второго дещифратора 31.
Блок 8 синхронизации речевых каналоз (фиг. 3) содержит иервый и второй запоминающий блоки 42, 43, к входам которых подключены соответствующ.ие блоки 44, 45 записи - считывани , к уиравл ющим входам которых подключены соответствующие формирователи 46, 47 временных интервалов и блок 48 вынесени рещени , состо щий из
счетчика 49, выход которого подключен к входу дешифратора 5Q, выходы которого иодключеиы к соответствующим входам иервого и второго триггеров 51, 52, к другим входам которых подключены соответствующие выходы вь ходного триггера 55. Выходы триггеров 51, 52 подключены к соответствующим входам счетчика 49 и двух элементов И 54, 55, выходы которых соедцйены с соответствующими входами выходного триггера 55.
Блок 9 синхоонизации информации сигнализации содер;«ит две цепи, кажда из которых состоит из последовательно соединенных приемного блока 56, матрицы 57 иерекодировани и передаюшего блоки 58, к .управл ющим входам которых подключены выходы блока 55 /управлени . . Предложенное устройство работает следующим образом.
Блок 3 соединени позвол ет установить , наирпмер, шестьдес т коммуникаций между 512 пocтa iи абонентов, с которыми он соединен. Блок 2 переключателей ириспосабливает сш-нзлизацию конечных цифровых станций к сигнализации, исиользуелюй в межкаскадных иеп х. Блок 1 временной коммутации предназначен дл обработки тестогз новых вызовов или тестов
сгсто ии постов абонентов, когда блок сосдиисии или блок переключателей регисгрпрует HOBbifi вызов или отбой. Эта информаци иередаетс по «семафорному каналу в случае нэл)1чи выносного обор довани .
Информаци , поступающа с многоканальной лииии 60. использующей св зь кодированной имиульскоЛ модул цией, поступает последовательно в рег)1стр //, Дешифратор 12 позвол ет распознать кодовые комбпиации. Сигнал, проход щий с дешифратора 12. контполи;5уетс с помощью элемеита И 16 н инвертора 15. Элемент И 14 выдает сигнал ,тизации
развертки, когда Зчсд заии;зани распознан , а элемент I-I 13 выдает сигнал, когда этот код синхронизлцл не распознан.
Триггеры 23, 2, 23 позвол ют кодировать шесть возможных состо ни)1 устройства .
Узел иа двух триггерах 37 и 41 обеспечивает кодирование трех возможных состо ний .
Предположим, то в начальный момент
времени все С1и-1хсо -изировано, тр1 ггеры 37, 41 наход тс н состо нии «1,0, На многоиолосной разБе: тке имеют место два случа : триггер 4 переходит в положение «1, триггер 37 остаетс в положении
« выход элемента И 3S находитс на «О, что после прохо ; ;ден 1 ;1нвертора 36 подает на вход :нформации триггера 37 единицу.
Потер запирани многополосной развертки приводит к тому, что система переходит в состо ние «1,1 из состо ни «1,0. Если система находитс в состо нии «1,1, мопут иметь место два случа на многополосной развертке: при нарастании переднего восход щего фронта импульса триггер 37 переходит в положение «О, а триггер 41 - в положение «1, что соответствует состо нию поиска кода запирани . Сигнал с выхода триггера 37 посто нно подаетс на счетчик 39. Осуществл етс поиск кода запирани развертки.
Отпирание счетчика 39 происходит лишь при прохождении сигнала с дешифратора 2 на выход дешифратора 40, триггеры 37 к 41 переход т тогда из состо ни «0,1 в состо ние «1,0.
При нарастании переднего фронта импульса система возвраш,аетс в состо ние синхронизации «1, О.
Потер кодовой комбинации запирани однонолосной развертки влечет за собой потерю кодовой комбинации запирани многополосной развертки, так как сигнал устанавливает триггер 37 в положение «О, а триггер 41 в положение «1. Блок синхронизации 8 принимает речевые каналы, регистр 61 иринимает информацию , поступаюшую последовательно с многоканальных линий; передает ее в параллельном коде через вентиль 62 в регистр 63 параллельного действи .
Регистр 63 соедин етс с двум запоминающими блоками 42, 43. Информаци из запоминающих блоков 42, 43 и инфор .маци о состо нии счетчика 49 подаютс к соединительной сети (выход 64). Вентили 65 и 66 обеспечивают запись информации в запоминающие блоки 42, 43.
При опознавании наличи сигналов выходной триггер 53 измен ет свое состо ние, перебрасыва запись в запоминающий блок 42 и считывание из запоминающего блока 43, затем триггер 51 возвращаетс в состо ние поко , освобожда счетчик 49, 1 оторый вновь устанавливаетсо на «О, после срабатывани триггера 52.
В этот момент запоминающий блок 43 считываетс , а по вление сигнала, извещающего о конце зациси в запоминающий блок 42, 1про,вер етс в моменты coi и ШБ.
Как только пО(Дтверждаетс наличие сигнала, извещающего о конце записи, триггер 53 измен ет свое состо ние, перебросив запись в запоминающий бло1К 43 и считывание из запоминающего блока 42, затем триггер 52 возвращаетс в состо ние поко , отпира счетчик 49, который установитс в полол ение 16 после срабатывани триггера 51. Матрица 57 преобразует информацию о виде групп двух бинарных элементов, называемых (е, d). Эти элементы (е, d) передаютс к многократным самописцам осциллограмм по многоканальной линии 67 с помощью передающего блока 58.
В обратном направлении информации сигнализации, иоступающа с соединительных цепей по многоканальной линии 67 в виде групп двух бинарных элементов, принимаетс приемным блоком 56. Матрица 57 преобразует сигнал в группы четырех бинарных элементов, которые затем чере: передающий блок 58 попадают к оконечным цифровым станци м по многокана.аьным лини м 68.
На фиг. 5 изобрал ена структурна электрическа схема блока синхронизации 9 информации сигнализации. Приемный блок 69 принимает информацию «семафорного канала, а передающий блок 70 передает эту информацию к выносным соединительным блокам. Приемный и передающий блоки 69, 70 соединены с блоком 71 управлени . По многоканальным лини м
72 информаци сигнализации тракт за трактом поступает в передающий блок 70 и затем иередаетс к многократным самонисцам .
При использовании иредложенного устройства уменьшаютс потери информации при передаче по каналам св зи.
Claims (4)
1. Устройство синхронизации временных каналов дл телефонной станции, содержащее блок временной коммутации, два выхода которого подключены соответствепно к первым и вторым входам блока
переключателей и блока соединени местных абонентов, к третьему входу которого подключен соответствующий выход блока временной коммутации через временной соединительный блок, а также узлы синхронизании информации по числу многоканальных иЧиний св зи, причем к входам двух узлов синхронизации информации через соответствующие многоканальные линии св зи подключены соответственно выходы блока соединени выносных абонентов и блока переключателей, отличающеес тем, что, с целью уменьшени потерь информации ири передаче по каналам св зи, каждый узел сиихронизации
информации выполнен в виде объединенных по входу блока синхронизации и речевых каналов, блока синхронизации информации сигнализации и блока обнаружени и контрол кодов запирани одиополосной и многополосной разверток, выхот которого подключен к управл ющим входам блока синхронизации речевых каналов и блока синхронизации информации сигнализации, при этом выход блока синхронизации речевых каналов подключен к соответствующему входу временного соединительного блока, один из выходов которого подключен к другому входу блока синхронизации информации сигнализации, другой выход которого подключен к соответствующему входу блока временной коммутации .
2. Устройство по п. 1, отличающеес тем, что блок обнаружени и контрол кодов запирани однополосной и многополосной разверток содержит последовательно соединенные регистр сдвига и дешифратор , один из выходов которого подключен к первому входу первого элемента И непосредственно, а к первому входу второго элемента И через первый инвертор, к вторым входам первого и второго элементов И подкючен выход третьего элемента И, а выходы первого и второго элементов И соответственно через четвертый и п тый элементы И подключены к входам первого элемента ИЛИ, выход которого через последовательно соединенные шестой элемент И и второй элемент ИЛИ, к другому входу которого подключен выход первого элемента И через седьмой элемент И, подключен к одному из входов двух последовательно соединенных триггеров, к другому входу первого из которых подключены выходы восьмого и дев того элементов И через третий элемент ИЛИ, а другой выход второго триггера непосредственно и через третий триггер подключен к входам дес того элемента И, выход которого чере.з счетчик подключен к входу второго дешифратора , первый выход которого подключен к одному из входов третьего элемента И, а второй выход второго дешифратора подключен к одному из входов п того , седьмого, восьмого и дев того элементов И непосредственно и через второй инвертор к соответствующему входу четвертного элемента И, кроме того, выход первого счетчика подключен к одному из входов регистра сдвига, к соответствующему входу первого счетчика и через третий инвертор к одному из входов третьего элемента И, другой выход первого дешифратора через четвертый инвертор подключен к одному из входов одиннадцатого элемента И, выход которого через последовательно соединенные п тый инвертор, четвертый триггер и второй счетчик подключен к входу третьего дешифратора, выход котороГО подключен к первому входу двенадцатого элемента И, к двум другим входам которого подключены соответственно третий выход второго дешифратора и соответствующий выход первого счетчика, а выход двенадцатого элемента И подключен к соответствующему входу четвертого и п того триггеров , к другому входу которого подключен 1ВЫХОД четвертого пнвертора, а выход п того триггера подключен к соответствующему
0 входу одиннадцатого элемента И, причем управл ющий вход четвертого и п того тр.иггеров соединен с выходом дес того элемента И, и управл ющий вход второго
5 счетчика - с четвертым выходом второго дешифратора.
3.Устройство по п. 1, отличающеес , тем, что блок синхронизации речевых каналов содержит первый и второй запоминающие блоки, к входам которых подклю0 чены соответствующие блоки записи - считывани , к управл ющим входам которых подключены соответствующие выходы формирователей временных интервалов, блок вынесени решени , состо щий из счетчика,
5 выход которого подключен к входу дешифратора , выходы которого подключены к соответствующим входам.иервого и второго триггеров, к другим входам которых подключены соответствующие выходы выходного триггера, а выходы этих триггеров подключены к соответствующим входам счетчика и двух элементов И, выходы которых соединены с соответствующими входа5 ми выходного триггера.
4.Устройство по п. 1, отличающеес тем, что блок синхронизации информации сигнализации содержит две цепи, кажда из которых состоит из последовательно соединенных приемного блока, мат0 рицы перекодировани и передающего блока, к управл ющим входам которых подключены выходы блока управлени .
Источник информации, прин тый во
5 внимание при экспертизе;
1. Синхронизирующее оборудование в узле временной коммутации (система Платан ). Commutation et Electronique, 1970, № 28, с. 21-39.
,1i .
-- j iП
0 Э
.-:1-
VS
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7124027A FR2144112A5 (ru) | 1971-06-30 | 1971-06-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU650527A3 true SU650527A3 (ru) | 1979-02-28 |
Family
ID=9079635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU721814881A SU650527A3 (ru) | 1971-06-30 | 1972-06-29 | Устройство синхронизации временных каналов дл телефонной станции |
Country Status (16)
Country | Link |
---|---|
US (1) | US3794773A (ru) |
AU (1) | AU468329B2 (ru) |
BE (1) | BE785311A (ru) |
CA (1) | CA999387A (ru) |
CH (1) | CH563095A5 (ru) |
DD (1) | DD101524A5 (ru) |
DE (1) | DE2231901A1 (ru) |
ES (1) | ES404429A1 (ru) |
FR (1) | FR2144112A5 (ru) |
GB (1) | GB1394894A (ru) |
HU (1) | HU165820B (ru) |
IT (1) | IT959323B (ru) |
NL (1) | NL7209108A (ru) |
PL (1) | PL94659B1 (ru) |
SE (1) | SE383083B (ru) |
SU (1) | SU650527A3 (ru) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3854011A (en) * | 1973-09-24 | 1974-12-10 | Gen Dynamics Corp | Frame synchronization system for digital multiplexing systems |
FR2283605A1 (fr) * | 1974-08-30 | 1976-03-26 | Duquesne Jean | Unite de brassage pour voies numeriques |
US3940563A (en) * | 1974-10-23 | 1976-02-24 | Trw Inc. | Reframing method for a carrier system having a serial digital data bit stream |
FR2514590A1 (fr) * | 1981-10-09 | 1983-04-15 | Lignes Telegraph Telephon | Procede de multiplexage temporel d'informations sur un support de transmission et dispositifs pour la mise en oeuvre de ce procede |
FR2526614A1 (fr) * | 1982-05-05 | 1983-11-10 | Trt Telecom Radio Electr | Dispositif de recalage d'informations pour emettre dans un multiplex temporel sortant des informations provenant d'un multiplex temporel entrant |
US4558445A (en) * | 1984-04-18 | 1985-12-10 | The United States Of America As Represented By The Secretary Of The Air Force | Applique rate converter |
JP6028335B2 (ja) * | 2012-01-24 | 2016-11-16 | セイコーエプソン株式会社 | 運動解析システム、運動解析方法、ホスト端末及びセンサーユニット |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662114A (en) * | 1970-05-13 | 1972-05-09 | Itt | Frame synchronization system |
-
1971
- 1971-06-30 FR FR7124027A patent/FR2144112A5/fr not_active Expired
-
1972
- 1972-06-21 CH CH933972A patent/CH563095A5/xx not_active IP Right Cessation
- 1972-06-23 BE BE785311A patent/BE785311A/xx unknown
- 1972-06-28 IT IT69096/72A patent/IT959323B/it active
- 1972-06-28 AU AU44002/72A patent/AU468329B2/en not_active Expired
- 1972-06-28 PL PL1972156329A patent/PL94659B1/pl unknown
- 1972-06-29 HU HULA801A patent/HU165820B/hu unknown
- 1972-06-29 SE SE7208553A patent/SE383083B/xx unknown
- 1972-06-29 CA CA146,085A patent/CA999387A/fr not_active Expired
- 1972-06-29 SU SU721814881A patent/SU650527A3/ru active
- 1972-06-29 DD DD164051A patent/DD101524A5/xx unknown
- 1972-06-29 DE DE2231901A patent/DE2231901A1/de not_active Withdrawn
- 1972-06-30 GB GB3070272A patent/GB1394894A/en not_active Expired
- 1972-06-30 US US00268090A patent/US3794773A/en not_active Expired - Lifetime
- 1972-06-30 ES ES404429A patent/ES404429A1/es not_active Expired
- 1972-06-30 NL NL7209108A patent/NL7209108A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
ES404429A1 (es) | 1975-06-01 |
AU4400272A (en) | 1974-01-03 |
DD101524A5 (ru) | 1973-11-05 |
FR2144112A5 (ru) | 1973-02-09 |
US3794773A (en) | 1974-02-26 |
SE383083B (sv) | 1976-02-23 |
HU165820B (ru) | 1974-11-28 |
CA999387A (fr) | 1976-11-02 |
CH563095A5 (ru) | 1975-06-13 |
BE785311A (fr) | 1972-12-27 |
IT959323B (it) | 1973-11-10 |
NL7209108A (ru) | 1973-01-03 |
PL94659B1 (pl) | 1977-08-31 |
DE2231901A1 (de) | 1973-01-18 |
GB1394894A (en) | 1975-05-21 |
AU468329B2 (en) | 1976-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3924077A (en) | Pulse code modulation time division multiplex telephone system | |
US3935396A (en) | Key telephone system using time division and space division control | |
US3922493A (en) | Communication system using time-division multiplexing and pulse-code modulation | |
US3310631A (en) | Communication system for the selective transmission of speech and data | |
GB1402986A (en) | Interrogation of remote stations | |
SE308741B (ru) | ||
GB1302597A (ru) | ||
SU650527A3 (ru) | Устройство синхронизации временных каналов дл телефонной станции | |
US3522381A (en) | Time division multiplex switching system | |
US4001514A (en) | Subscriber digital multiplexing system with time division concentration | |
US4340960A (en) | Time division switching system | |
US3701855A (en) | First idle line pickup service | |
US3842401A (en) | Ternary code error detector for a time-division multiplex, pulse-code modulation system | |
US3941936A (en) | Telecommunication system using TDM switching | |
SU659112A3 (ru) | Устройство дл переключени командной информации телефонной станции | |
US4498171A (en) | Tone source for telephone systems | |
GB1453687A (en) | Tdm digital telecommunications systems | |
GB1413690A (en) | Closed-loop telecommunication system | |
US4320497A (en) | Method for testing communication paths | |
US4027110A (en) | Key telephone system | |
US3057964A (en) | Multifrequency signaling receiver | |
GB1117292A (en) | Supervisory apparatus for telecommunication systems | |
US3399387A (en) | Time division electronic modular matrix switching system | |
US3700816A (en) | Telemetering remote recording unit | |
RU2127492C1 (ru) | Устройство для подсоединения модема к одной из множества телефонных линий |