CS257994B1 - Wiring to ensure parallel operation of bulk length transmitters - Google Patents

Wiring to ensure parallel operation of bulk length transmitters Download PDF

Info

Publication number
CS257994B1
CS257994B1 CS866469A CS646986A CS257994B1 CS 257994 B1 CS257994 B1 CS 257994B1 CS 866469 A CS866469 A CS 866469A CS 646986 A CS646986 A CS 646986A CS 257994 B1 CS257994 B1 CS 257994B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
switch
shift register
circuit
Prior art date
Application number
CS866469A
Other languages
Czech (cs)
Other versions
CS646986A1 (en
Inventor
Jaroslav Hanzlik
Original Assignee
Jaroslav Hanzlik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jaroslav Hanzlik filed Critical Jaroslav Hanzlik
Priority to CS866469A priority Critical patent/CS257994B1/en
Publication of CS646986A1 publication Critical patent/CS646986A1/en
Publication of CS257994B1 publication Critical patent/CS257994B1/en

Links

Landscapes

  • Transmitters (AREA)
  • Selective Calling Equipment (AREA)

Abstract

Zapojení je určeno pro použiti v systémech hromadného dálkového ovládání používaných pro řízení odběru elektrické energie v energetice. Zajištuje jednoduše návaznost dálkových přenosů pilotní frekvence a klíčování na řídicí logiku měniče frekvence, který je součástí vysílače . hromadného dálkového ovládání. Využitím posuvného registru, klopného obvodu, prvního obvodu logického součinu, druhého obvodu logického součinu a přepínače zajištuje fázově konformní provoz uvedených vysílačů, přičemž umožňuje kompenzovat zpoždění přenosových cest klíčováni a toto zpoždění číslicově nastavovat s přesností jedné periody pilotní frekvence.The circuit is intended for use in mass remote control systems used for controlling the consumption of electrical energy in the power industry. It simply ensures the continuity of remote transmissions of the pilot frequency and keying to the control logic of the frequency converter, which is part of the transmitter. mass remote control. By using a shift register, a flip-flop circuit, a first logic product circuit, a second logic product circuit and a switch, it ensures phase-conformal operation of the aforementioned transmitters, while allowing compensation of the delay of the keying transmission paths and this delay to be digitally adjusted with an accuracy of one period of the pilot frequency.

Description

Vynález se týká zapojení pro zajištění paralelního provozu vysílačů hromadného dálkového ovládání. Tyto vysílače jsou součástí systému řízení odběru elektrické energie, který se používá zejména v energetice. Sestávají z měničů frekfence a vazebního zařízeni. Paralelní provoz vysílačů hromadného dálkového ovládání je speciálním případem spolupráce několika zdrojů střídavého napětí a předpokládá splnění řady podmínek, zejména však zaručení definovaného okamžiku zaklíčování vysílačů a definovaného úhlu mezi fázory napětí vysílané frkevence.BACKGROUND OF THE INVENTION The present invention relates to circuitry for ensuring parallel operation of mass remote control transmitters. These transmitters are part of the power consumption management system, which is mainly used in power engineering. They consist of frequency converters and coupling devices. Parallel operation of mass remote control transmitters is a special case of cooperation of several AC power sources and requires a number of conditions to be fulfilled, in particular, however, a defined moment of transmitter keying and a defined angle between the voltage phasors of the transmitted frakence.

Pro zajištění paralelního provozu vysílačů hromadného dálkového ovládání se nejčastěji používá dálkových přenosů pilotní frekvence, nebo její subharmonické ze zdroje umístěného v dispečerském řídicím centru k jednotlivým vysílačům, které jsou rovněž dálkově klíčovány. Přitom je nutné vykompenzovat rozdíly v časovém zpoždění přenosových cest.In order to ensure parallel operation of bulk remote control transmitters, remote transmissions of the pilot frequency, or its subharmonic from a source located in the dispatching control center, to individual transmitters, which are also remotely keyed, are most often used. It is necessary to compensate for the differences in the time delay of the transmission paths.

Dosud známá zapojení používají pro kompenzi rozdílů ve zpoždění přenosových cest k jednotlivým vysílačům impulsů odvozených z krystalových oscilátorů nebo násobením sítového kmitočtu. Jsou sestavena z celé řady děličů frekvence a na ně navazujících hradel.The hitherto known circuits use to compensate for differences in delay of transmission paths to individual pulse transmitters derived from crystal oscillators or multiplication of the network frequency. They are made up of a number of frequency dividers and associated gates.

Jejich nevýhodou je poměrně složité zapojení a tím i vyšší náklady na realizaci.Their disadvantage is relatively complicated involvement and thus higher implementation costs.

Tyto nevýhody podstatně zmírňuje zapojení pro zajištění paralelního provozu vysílačů hromadného dálkového ovládání podle vynálezu, obsahující posuvný registr, klopný obvod a blokovací obvody. Jeho podstata je v tom, že vstup šestinásobku pilotní frekvence je zapojen na vstupní obvod šestinásobku pilotní frekvence, jehož výstup je zapojen na první vstup prvního obvodu logického součinu, jehož výstup je zapojen na vstup výstupního obvodu šestinásobku pilotní frekvence, který má svůj výstup spojen s prvním vstupem měniče frekvence Vstup pilotní frekvence je zápojen na vstupní obvod pilotní frekvence, jehož výstup je zapojen jednak na první vstup klopného obvodu a jednak na druhý vstup posuvného registu.These disadvantages are substantially mitigated by the circuitry for ensuring parallel operation of the bulk remote control transmitters of the invention, including a shift register, a flip-flop, and a blocking circuit. Its essence is that the input of 6 times the pilot frequency is connected to the input circuit of 6 times the pilot frequency, the output of which is connected to the first input of the first logic product circuit, whose output is connected to the input of the output circuit of 6 times the pilot frequency. first frequency converter input The pilot frequency input is connected to the pilot frequency input circuit, the output of which is connected both to the first flip-flop input and to the second shift register input.

Výstup klopného obvodu je zapojen na první vstup druhého obvodu logického součinu, jehož výstup je spojen se vstupem výstupního obvodu klíčování, který má svůj výstup zapojen na druhý vstup měniče frekvence. Vstup klíčování je zapojen na vstupní obvod klíčování, jehož výstu je spojen jednak s prvním vstupem posuvného registru a jednak s prvním vstupem přepínače, přičemž první výstup posuvného registru je spojen s druhým vstupem přepínače a druhý výstup posuvného registru je spojen s třetím vstupem přepínače a třetí výstup posuvného registru je spojen s čtvrtým vstupem přepínače a čtvrtý výstup posuvného registru je spojen s pátým vstupem přepínače a pátý výstup posuvného registru je spojen s šestým vstupem přepínače a šestý výstup posuvného registru je spojen se sečným vstupem přepínače a sedmý výstup posuvného registru je spojen s osmým vstupem přepínače a osmý výstup posuvného registru je spojen s devátým vstpem přepínače.The flip-flop output is connected to the first input of the second logic product circuit, the output of which is connected to the input of the keying output circuit, which has its output connected to the second input of the frequency converter. The keying input is connected to a keying input circuit whose output is connected to both the first shift register input and the first switch input, with the first shift register output coupled to the second switch input and the second shift register output coupled to the third switch input and the third the shift register output is coupled to the fourth switch input and the fourth shift register output is coupled to the fifth switch input and the fifth shift register output is coupled to the sixth switch input and the sixth shift register output is coupled to the switch input and the seventh shift register output is coupled to the eighth switch input and the eighth shift register output is connected to the ninth switch input.

Výstup přepínače je zapojen na druhý vstup klopného obvodu. Vstup signálu přerušení přenosové cesty je připojen na vstupní obvod signálu přerušení přenosové cesty, jehož výstup je spojen jednak s druhým vstupem prvního obvodu logického součinu a jednak s druhým vstupem druhého obvodu logického součinu.The switch output is connected to the second flip-flop input. The signal path interrupt signal input is connected to the signal path interrupt signal input circuit, the output of which is connected both to the second input of the first logical product circuit and to the second input of the second logical product circuit.

Výhodou zapojení podle vynálezu je využití pilotní frekvence ke kompenzaci zpoždění přenosových cest pro dálkové přenosy impulsního povelového kódu, možnost číslicového nastavení tohoto zpoždění po' jedné periodě pilotní frekvence a navázání klíčování na pilotní frekvenci pomocí klopného obvodu.The advantage of the circuitry according to the invention is the use of the pilot frequency to compensate the transmission path delay for long-term transmissions of the impulse command code, the possibility of numerically adjusting this delay after one pilot frequency period and linking the pilot to the pilot frequency using a flip-flop.

Příklad zapojení pro zajištění paralelního provozu vysílačů hromadného dálkového ovládání podle vynálezu je nakreslen v blokovém schématu na připo jenémvýkresu.An example of a wiring for ensuring parallel operation of the bulk remote control transmitters according to the invention is illustrated in the block diagram of the attached drawing.

Vstup 13 šestinásobku pilotní frekvence je zapojen na vstup vstupního obvodu Jl šestinásobku pilotní frekvence, jehož výstup je zapojen na první vstup 17 obvodu £ logického součinu, jehož výstup je zapojen na vstup, výstupního obvodu 10 Šestinásobku pilotní frekvence, který má svůj výstup spojen s prvním vstupem 42 měniče 12 frekvence. Vstup 14 pilotní frekvence je zapojen na vstup vstupního obvodu 2 pilotní frekvence, jehož výstup je zapojen jednak na první vstup 21 klopného obvodu 7 a jednak na druhý vstup 24 posuvného registru 2·The sixfold pilot frequency input 13 is connected to the input of the sixfold pilot frequency input input whose output is connected to the first input 17 of the logic product circuit 6, the output of which is connected to the input, of the sixfold pilot frequency output circuit 10 having its output connected to the first input 42 of the frequency converter 12. The pilot frequency input 14 is connected to the input of the pilot frequency input circuit 2, the output of which is connected both to the first input 21 of the flip-flop 7 and to the second input 24 of the shift register 2.

Výstup klopného obvodu J_ je zapojen na první vstup 19 druhého obvodu 9 logického součinu, jehož výstup je spojen se vstupem výstupního obvodu 11 klíčování, který má svůj výstup zapojen na druhý vstup 43 měniče 12 frekvence. Vstup 15 klíčování je zapojen na vstup vstupního obvodu 2 klíčování, jehož výstup je spojen jednak s prvním vstupem 23 posuvného registru 2 a jednak s prvním vstupem 33 přepínače 6, přičemž první výstup 25 posuvného registru 5 je spojen s druhým vstupem 34 přepínače 2 a druhý výstup 26 posuvného registru 5 je spojen s třetím vstupem 35 přepínače 8 a třetí výstup 27 posuvného registru 2 je spojen s čtvrtým vstupem 36 přepínače 6 a čtvrtý výstup 28 posuvného registru 2 je spojen s pátým vstupem 37 přepínače 2 a pátý výstup 29 posuvného registru 2 3e spojen se šestým vstupem 38 přepínače 2 a šestý výstup 30 posuvného registru 5 je spojen se sedmým vstupem 39 přepínače 8 a sedmý výstup 31 posuvného registru 5 je spojen s osmým vstupem 40 přepínače 6 a osmý výstup 32 posuvného registru 2 íe spojen s devátým vstupem 41 přepínače 2 a dále je výstup přepínače 2 zapojen na druhý vstup 22 klopného obvodu T_.The output of the flip-flop 11 is connected to the first input 19 of the second logic 9 circuit, the output of which is connected to the input of the keying output circuit 11, which has its output connected to the second input 43 of the frequency converter 12. The keying input 15 is connected to the input of the keying input circuit 2, the output of which is connected both to the first input 23 of the shift register 2 and to the first input 33 of the switch 6, the first output 25 of the shift register 5 connected to the second input 34 shift register output 26 is coupled to the third input 35 of switch 8, and third shift register output 27 is coupled to the fourth input 36 of switch 6 and the fourth shift register output 28 is coupled to the fifth switch input 37 and fifth shift register output 29 3 e is connected to the sixth input 38 of the switch 2 and a sixth output 30 of the shift register 5 is connected to the seventh input 39 of the switch 8 and the seventh output 31 of the shift register 5 is connected to an eighth input 40 of the switch 6 and the eighth output 32 of the shift register 2 s e connected by the ninth input 41 of the switch 2 and further, the output of the switch 2 is connected to the second input 22 of the flip-flop du T_.

Vstup 16 signálu přerušení přenosové cesty je připojen na vstup vstupního obvodu 2 signálu přerušení přenosové cesty a jeho výstup je spojen jednak s druhým vstupem 12 prvního obvodu 2 logického součinu a jednak s druhým vstupem 20 druhého obvodu 2 logického součinu.The transmission path signal input 16 is connected to the input of the transmission path signal input circuit 2 and its output is connected both to the second input 12 of the first logical product 2 circuit and to the second input 20 of the second logical product circuit 2.

Ze vstupu 15 klíčování přes vstupní obvod 3 klíčování vstupuje klíčovací impuls na první vstup 33 přepínače 2 a na první vstup 23 posuvného registru 2 na jehož druhý vstup 24 je přivedena pilotní frekvence vstupující přes vstupní obvod 2 pilotní frekvence, přičemž je tato zároveň připojena na první vstup 21 klopného obvodu 7_. Na prvním vstupu 33 přepínače 2 jo neposunutý klíčovací impuls, na dalších vstupech přepínače 2 spojených s výstupy posuvného registru 5 pak zpoždění klíčovacího impulsu postupně narůstá a je vždy celistvým násobkem doby periody pilotní frekvence. Požadované zpoždění se nastaví přepínačem 2·From the keying input 15 via the keying input circuit 3, the keying pulse enters the first input 33 of the switch 2 and the first input 23 of the shift register 2 to whose second input 24 a pilot frequency is input. flip-flop input 21. On the first input 33 of the switch 2, the keying pulse is not shifted, on the other inputs of the switch 2 connected to the outputs of the shift register 5, the delay of the keying pulse gradually increases and is always an integral multiple of the pilot frequency period. The required delay is set with switch 2 ·

Z výstupu přepínače 2 vstupuje posunutý klíčovací impuls na druhý vstup 22 klopného obvodu 7_, při jeho náběžné hraně se klopný obvod 7_ odblokuje a při příchodu první náběžné hrany impulsu pilotní frekvence na prvním vstupu 21 klopného obvodu 7_ se klopný obvod 2 překlopí a přes druhý obvod 2 logického součinu a výstupní obvod 11 klíčování se měnič 12 frekvence zaklíčuje. Ze vstupu 16 signálu^přerušení přenosové cesty přes vstupní obvod 2 signálu přerušení přenosové cesty vstupuje při přerušení přenosové cesty signál na druhý vstup 18 prvního obvodu 2 logického součinu a na druhý vstup 20 druhého' obvodu 2 logického součinu a zablokuje průchod šestinásobku pilotní frekvence a klíčovacího impulsu do měniče 12 frekvence.From the switch output 2, the shifted keying pulse enters the second input 22 of the flip-flop 7, at its leading edge the flip-flop 7 is unlocked, and the first flip-flop of the pilot frequency pulse arrives at the first flip-flop 7 input. 2 of the logic product and the keying output circuit 11, the frequency converter 12 is keyed. From the signal path interrupt signal input 16 via the signal path interrupt signal input circuit 2, the signal is input to the second input 18 of the first logical product circuit 2 and the second input 20 of the second logical product circuit 2 and block the passage of six times the pilot frequency and keying. pulse to frequency converter 12.

Využití vynálezu se předpokládá v energetice, zejména v případech, kdy je nutné zajistit spolupráci zahraničních zařízení pro přenos a zpracování pilotní frekvence s vysílači hromadného dálkového ovládání tuzemské výroby.The use of the invention is envisaged in the power industry, particularly in cases where it is necessary to ensure cooperation of foreign pilot frequency transmission and processing devices with domestic remote control transmitters.

Claims (1)

PŘEDMĚT VYNÁLEZUSUBJECT OF THE INVENTION Zapojení pro zajištění paralelního provozu vysílačů hromadného dálkového ovládání, vyznačující se tím, že vstup (13) šestinásobku pilotní frekvence je zapojen na vstup vstupního obvodu (1) šestinásobku pilotní frekvence, jehož výstup je zapojen na první vstup (17) prvního obvodu (8) logického součinu, jehož výstup je zapojen na vstup výstupního obvodu (10) šestinásobku pilotní frekvence, který má svůj výstup spojen s prvním vstupem (42) měniče (12) frekvence, přičemž vstup (14) pilotní frekvence je zapojen na vstup vstupního obvodu (2) pilotní frekvence jehož výstup je zapojen jednak na první vstup (21) klopného obvodu (7) a jednak na druhý vstup (24) posuvného registru (5), dále pak je výstup klopného obvodu (7) zapojen na první vstup (19) druhého obvodu (9) logického součinu, jehož výstup je spojen se vstupem výstupního obvodu ,11) klíčování, který má svůj výstup zapojen na druhý vstup (43) měniče (12) frekvence, přičemž vstup (15) klíčování je zapojen na vstup vstupního obvodu (3) klíčování, jehož výstup je spojen jednak s prvním vstupem (23) posuvného registru (5) a jednak s prvním vstupem (33) přepínače (6), přičemž první výstup (25) posuvného registru (5) je spojen s druhým vstupem (34) přepínače (6) a druhý výstup (26) posuvného registru (5) je spojen s třetím vstupem ,35) přepínače (6) a třetí výstup (27) posuvného registru (5) je spojen se čtvrtým vstupem (36) přepínače (6) a čtvrtý výstup (28) posuvného registru (5) je spojen s pátým vstupem (37) přepínače (6) a pátý výstup (29) posuvného registru (5) je spojen s šestým vstupem (38) přepínače (6) a šestý výstup (30) posuvného registru (5) je spojen se sedmým vstupem (39) přepínače (6) a sedný výstup (31) posuvnéh registru (5) je spojen s osmým vstupem (40) přepínače (6) a osmý výstup (32) posuvného registru (5) je spojen s devátým vstupem (41) přepínače (6) a výstup přepínače (6) je zapojen na druhý vstup (22) klopného obvodu (7) a dále je vstup (16) signálu přerušení přenosové cesty připojen na vstup vstupního obvodu (5) signálu přerušení přenosové cesty a jeho výatup je spojen jednak s druhým vstupem (18) prvního obvodu (8) logického součinu a jednak s druhým vstupem (20) druhého obvodu (9) logického součinu.Wiring for ensuring parallel operation of mass remote control transmitters, characterized in that the six times the pilot frequency input (13) is connected to the input of the six times the pilot frequency input circuit (1), the output of which is connected to the first input (17) of the first circuit (8) a logic product, the output of which is connected to the input of the output circuit (10) six times the pilot frequency, which has its output connected to the first input (42) of the frequency converter (12), the pilot frequency input (14) being connected to the input circuit (2) a pilot frequency whose output is connected to the first input (21) of the flip-flop (7) and to the second input (24) of the shift register (5), and the output of the flip-flop (7) is connected to the first input (19) a logic product circuit (9), the output of which is connected to an input of the output circuit, (11) of the keying, which has its output connected to a second input (43) of the inverter (12) fr equivalence, wherein the keying input (15) is connected to the input of the keying input circuit (3), the output of which is connected both to the first input (23) of the shift register (5) and to the first input (33) of the switch (6); the shift register output (25) is coupled to the second input (34) of the switch (6) and the second shift register output (26) is coupled to the third input (35) of the switch (6) and the third output (27) the shift register (5) is connected to the fourth input (36) of the switch (6) and the fourth output (28) of the shift register (5) is connected to the fifth input (37) of the switch (6) and the fifth output (29) of the shift register (5) ) is connected to the sixth input (38) of the switch (6) and the sixth output (30) of the shift register (5) is connected to the seventh input (39) of the switch (6) and the gray output (31) of the shift register (5) the eighth input (40) of the switch (6) and the eighth output (32) of the shift register (5) are coupled to the ninth input (41) the switch (6) and the output of the switch (6) is connected to the second input (22) of the flip-flop (7) and further, the input (16) of the transmission path signal is connected to the input of the input path (5) connected to the second input (18) of the first logical product circuit (8) and second to the second input (20) of the second logical product circuit (9).
CS866469A 1986-09-08 1986-09-08 Wiring to ensure parallel operation of bulk length transmitters CS257994B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS866469A CS257994B1 (en) 1986-09-08 1986-09-08 Wiring to ensure parallel operation of bulk length transmitters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS866469A CS257994B1 (en) 1986-09-08 1986-09-08 Wiring to ensure parallel operation of bulk length transmitters

Publications (2)

Publication Number Publication Date
CS646986A1 CS646986A1 (en) 1987-11-12
CS257994B1 true CS257994B1 (en) 1988-07-15

Family

ID=5411827

Family Applications (1)

Application Number Title Priority Date Filing Date
CS866469A CS257994B1 (en) 1986-09-08 1986-09-08 Wiring to ensure parallel operation of bulk length transmitters

Country Status (1)

Country Link
CS (1) CS257994B1 (en)

Also Published As

Publication number Publication date
CS646986A1 (en) 1987-11-12

Similar Documents

Publication Publication Date Title
ES2015817A6 (en) Communication switching element.
ATE79702T1 (en) POWER ADJUSTMENT DEVICE FOR ELECTRICAL SYSTEM, ESPECIALLY DOMESTIC SYSTEM WITH CARRIER FREQUENCY CONTROL.
US4079372A (en) Serial to parallel converter
US3781792A (en) Error detection in communication system by repetition of data
US3520128A (en) Automatic time distribution system
CS257994B1 (en) Wiring to ensure parallel operation of bulk length transmitters
EP0237680A2 (en) Event distribution and combination system
US3986128A (en) Phase selective device
SU809647A1 (en) Frequency manipulator
YU46996B (en) DATA TRANSMISSION DEVICE BETWEEN TWO DATA PROCESSING PLANTS WHICH HAVE INDEPENDENT DRIVES
JPS57158095A (en) Shift register circuit
JPS6432722A (en) Parallel/serial converting circuit
GB1412156A (en) Pulse amplitude-modulated signal transmission systems
EP0407423B1 (en) System for transferring binary information
SU1575321A1 (en) Device for conversion of linear signal
SU1290256A1 (en) Maximum selector
JPS6476221A (en) Logical operating circuit
SU1084981A2 (en) Device for detecting pulse loss
UA2103A1 (en) Control and test unit for operation of two electron controlled systems
SU1175029A1 (en) Device for checking pulse sequence
SU743202A1 (en) Redundant three-channel pulse generator
KR950001926B1 (en) Alarm indication signal state detector in the digital synchronous multiplexer
SU741436A1 (en) Noise suppression device
SU1308933A1 (en) Digital phase-shifting device
SU744705A1 (en) Device for remote control and indication