CS256872B1 - Digital frequency synthesizer - Google Patents

Description

Vynález se týký číslicového syntezátor-u--kmitočtu, tj. vytváření frekvence, která je násobkem vstupní frekvence.

Až dosud se pro syntezátory kmitočtu používá zapojení s řadou oscilátorů, směšovačů v a filtrů, případně fázových závěsů. Nevýhodou těchto zapojení je složitost a nutnost přesného nastavování jednotlivých obvodů.

Uvedené nevýhody odstraňuje číslicový syntezátor kmitočtu, jehož podstatou je, že sestává ze vstupního obvodu jehož výstup je připojen jednak na nulovací vstup čítače čítající ho nahoru, dále pak na řídicí vstup registru. Výstupy čítače čítajícího nahoru jsou připojeny na datové vstupy registru a výstupy registru jsou připojeny na představovací vstupy čítače čítajícího dolů. Výstup generátoru nižší frekvence je přiveden na hodinový vstup čítače čítajícího nahoru, výstup generátoru vyšší frekvence je přiveden na hodinový vstup čítače čítajícího dolů je přiveden na vstup pro řízení přednastavení čítače čítajícího dolů, dále pak na děličku frekvence.

Číslicový syntezátor kmitočtu dle vynálezu umožňuje násobení vstupní frekvence reálným číslem, které je dáno poměrem frekvence generátoru vyšší frekvence ku součinu frekvence generátoru nižšího kmitočtu a čísla, kterým dělí frekcenci dělička.

Příkladné provedení předmětu vynálezu znázorňuje schéma na obr.

Číslicový syntezátor kmitočtu sestává ze vstupního bovodu 1^, jehož výstup je připojen jednak na nulovací vstup čítače 2 čítajícího nahoru, dále pak na řídicí vstup registru 2/ přičemž výstupy čítače 2 čítajícího nahoru jsou připojeny na datové vstupy registru 2 a výstupy registru 2 jsou připojeny na přednastavovací vstupy čítače £ čítajícího dolů, přičemž výstup generátoru 5 nižší frekvence je přiveden na hodinový vstup čítače 2 čítajícího nahoru a výstup generátoru 2 vyšší frekvence je přiveden na hodinový vstup čítače £ čítajícího dolů a výstup čítače 2 čítajícího dolů je přiveden jednak na vstup pro řízení přednastavení čítače 2 čítajícího dolů, dále pak na děličku 7 frekvence.

Vstupní pulzy o frekvenci f^ jsou přivedeny na vstupní obvod 2' který vždy bud na nástupní, nebo odcházející hraně generuje krátký pulz, který je veden jednak na řídicí vstup registru 2 ^a umožňuje tak do registru 2 zápis čísla, které je na datových vstupech registru 2· Dále je tento pulz ze vstupního obvodu 2 veden na nulovací vstup čítače 2 čítajícího nahoru, jehož obsah je tedy tímto pulzem nulován. Pulzy o frekvenci f₂ z generátoru 2 nižší frekvence jsou přivedeny na hodinový vstup čítače 2 čítajícího nahoru. Číslo uložené v registru 2 je přivedeno na přednastavovací vstupy čítače 4 čítajícího dolů. Na hodinový vstup čítače 4_ čítajícího dolů jsou přivedeny pulzy o frekvenci f^ z generátoru 2 vyšší frekvence.

Čítač £ čítající dolů čítá z přednastavené hodnoty do nulové hodnoty a při této hodnotě je na výstupu čítače 2 čítajícího dolů generován pulz, který se vede na vstup pro řízení přednastavení čítače 2 čítajídího dolů, čímž se do čítače znovu uloží číslo, · které je na přednastavovacích vstupech čítače 2 čítajícího dolů a čítač začíná opět čítat, dolů Pulzy výstupu čítače 4 čítajícího dolů jsou vedeny na děličku 7. frekvence, jejíž dělicí poměr je p.

Předpokladem funkce číslicového syntezátoru je platnost dle (1) fl > ^f2 * ^fi (1)

Za dobu jedné periody vstupní frekvence f^ se při frekvenci generátoru 5 nižší frekvence uloží do čítače 2 čítajícího nahoru číslo N, které je dáno vztahem (2) (2)

Toto číslo N se objeví na přednastavovacích vstupech čítače £ čítajícího dolů a při frekvenci generátoru £ vyšší frekvence f^ bude frekvence f pulzů na výstupu čítače £ čítajícího dolů dána dle (3) f_c = ί,/Ν (3)

Tedy po dosazení (2) do (3) ^fc = ^fl · ^fi^/f2 (4)

Tato frekvence f je ještě dělena děličkou T_ frekvence s dělicím poměrem p, a na výstupu této děličky je frekvence f dle (5) (5)

Ze vztahu (5) vyplývá, že frekvenci f lze měnit každou z veličin na pravé straně. Je pouze nutno dodržet vztah (1) a dále pak to, že délka L čítačů a registru musí vyhovovat vztahu (6)

f.

L log -ylog 2 [bit, HzJ (6) kde f^ je minimální frekvence vstupního signálu a vztah (6) platí pro binární čítače.

Uvedený číslicový syntezátor kmitočtu je možno použít všude tam, kde je nutno generovat širokou škálu frekvencí, případně též získávat frekvenci, která vznikne ze vstupní frekvence vynásobením reálným číslem. Vzhledem k jednoduchosti lze tento číslicový syntezátor kmitočtu uplatnit i v aplikacích jednoduché násobičky frekvence, dále jako stavení prvek fázových závěsů a převodníků číslo-frekvence, nebo převodníků napětí-frekvence, nebot jednotlivé veličiny na pravé straně vztahu (5) lze řídit číslicově, nebo napětově.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Číslicový syntezátor kmitočtu, vyznačený tím, že sestává ze vstupního obvodu (1), jehož výstup je připojen jednak na nulovací vstup čítače (2) čítajícího nahoru, dále pak na řídicí vstup registru (3) přičemž výstupy čítače (2) čítajícího nahoru jsou připojeny na datové vstupy registru (3) a výstupy registru (3) jsou připojeny na přednastavovací vstupy čítače (4) čítajícího dolů, přičemž výstup generátoru (5) nižší frekvence je přiveden na hodinový vstup čítače (2) čítajícího nahoru a výstup generátoru (6) vyšší frekvence je přiveden na hodinový vstup čítače (4) čítajícího dolů a výstup čítače (4) čítajícího \ dolů je přiveden jednak na vstup pro řízení přednastavení čítače (4) čítajícího dolů, dále pak na děličku (7) frekvence.