SU928352A1 - Цифровой умножитель частоты - Google Patents

Description

(5) ЦИФРОВОЙ УМНОНИТЕЛЬ ЧАСТОТЫ

1

Изобретение относитс  к автоматике , контрольно-измерительной и вычислительной технике и может быть, в частности, использовано дл  формировани  сетки опорных сигналов в устройстве проверки преобразовател  кодов

Известен дискретный умножитель частоты, содержащий два генератора опорных частот, генератор переменной частоты, два счетчика импульсов, запоминающее устройство, ()лок ср авнени  кодов, буферное устройство,- селектор режимов работы 1.П .

Недостатками такого умножител  частоты  вл ютс  сложность конструкции , обусловленна  наличием блока сравнени  кодов, низка  точность умножени  частоты, св занна  с отсутствием коррекции выходного сигнала .

Известен также дискретный умно хитель частоты, содержащий два генератора опорной частоты, два счетчика

импульсов, блок пам ти, дифференцирующий блок, блок сравнени  кодов и элемент ИЛИ. Наличие дифференцирующего блока и элемента ИЛИ повышает точность умножени  частоты 12 ,

Однако наличие в нем блока сравнени  кодов обусловливает сложность конструкции. ,.

Наиболее близким к предлагаемому  вл етс  цифровой умножитель

10 частоты, содержащий первый и второй делители частоты, генератор опорной частоты, первый и второй счетчик, регистр, дешифратор нул , элементы И, причем выход генератора опорной

15 частоты соединен с информационным входом первого делител  частоты, выход которого соединён с счетным входом первого счетчика, выходы разр дов которого соединены с вхо20 дами разр дов регистра, выходы разр дов которого соединены с управл ющими входами второго делител  частоты, выходы разр дов первого

делител  частоты соединены с входами разр дов второго счетчика, выходы разр дов которого соединены со: входами дешифратора нул , инверсный и пр мой выходы которого соедииены с первыми входами первого и второго элементов И, соответственно выход первого из которых соединен со счетным входом второго счетчика , вход цифрового умножител  частоты соединен с входом записи регистра , установочными входами первого и второго счетчиков и входом выдачи разр дных значений первого делител  частоты, при этом второй делитель частоты содержит счетчик, схему сравнени  и буферный формиро-, ватель импульсов, первый выход которого  вл етс  выходом второго делител  частоты и соединен с выходом цифрового умножител  частоты, и второй , выход - с вторыми входами элементов И, счетный вход счетчика второго дeлиteл  частоты  вл етс  информационным входом второго делител  частоты и соединен с выходом генератора опорной частоты, выходы разр дов счетчика второго делител  частоты соединены с входами первой группы схемы сравнени , входы второй группы которой соединены с управл ющими входами второго делител  частоты , а выход подключен ко входу буферного формировател  импульсов, выходы первого и второго элементов И соединены с входами установки счетчика второго делител  частоты в состо ние -1 и О соответственно 3 Недостатком этого цифрового умножител  частоты  вл етс  его сложность , св занна  со сложностью исползуемого в нем довольно специфичного второго .делител  частоты.

Цель изобретени  - упрощение конструкции цифрового умножител  частоты.

Поставленна  цель достигаетс  тем что цифровой умнох итель частоты, содерма1 |йй первый и второй делители частоты, генератор опорной частоты, первый и второй счетчики, регистр, элемент И, дешифратор нул , причем выход генератора опорной частоты сое динен с информационным входом первого делител  частоты, выход которого соединен с счетным входом первого счетчика, выходы разр дов которого соединены с входами разр дов регистра , выходы разр дов которого соединены с управл юи1ими входами второго делител  частоты, выходы разр дов первого делител  частоты соединены с входами разр дов второго счетчика, выходыразр дов которого, соединены с входамидешифратора нул  выход которого соединен с первым входом элемента И, выход которого соеди;нен с счетным входом второго счетчика , вход цифрового умножител  частоты соединен с входом записи регистра , установочными входами первого и второго счетчиков и входом выдачи разр дных значений первого делител  .частоты, при этом второй делитель частоты содержит сметчик и буферный формирователь импульсов, первый выход которого  вл етс  выходом второго делител  частоты и соеДинен с выходом цифрового умножител  частоты , а счетный вход счетчика  вл етс  информационным входом второго делител  частоты и соединен с выходом генератора опорной частоты, нулевые установочные входы разр дов счетчика второго делител  частоты соединены с выходом элемента И, дополнительно содержит D-триггер, информационный вход которого соединен с выходом дешифратора нул , нулевой установочный вход - с выходом второго делител  частоты, тактовый вход - с выходом генератора опорной частоты, а выход - с вторым входом элемента И, кроме того, второй делитель частоты содержит дешифратор нул  и группу элементов И, первые входы которых соединены с управл ющими входами второго делител  частоты, вторые входы - с вторым выходом буферного формировател  импульсов, а выходы соответственно с единичными установочными входами разр дов счетчика второго делител  частоты,/ выходы разр дов этого счетчика соединены с входами дешифратора нул  второго делител  частоты, выход дешифратора нул  второго делител  частоты соединен с входом буферного формировател  импульсов, при этом в разр де счетчика второго делители частоты использованы триггеры, имеющие при одновременной подаче сигналов на единичный и нулевой установочные входы сигналы на пр мом и инверсном выходах.

Claims (3)

1.Патент США № 379856, кл. 331-tA, 197.

2.Авторское свидетельство СССР № , кл. Н 03 В 19/00, 1977.

3.Авторское свидетельство СССР № 790099, кл. Н 03 В 19/00. 1978 (прототип).