CS256717B1 - Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov - Google Patents

Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov Download PDF

Info

Publication number
CS256717B1
CS256717B1 CS856852A CS685285A CS256717B1 CS 256717 B1 CS256717 B1 CS 256717B1 CS 856852 A CS856852 A CS 856852A CS 685285 A CS685285 A CS 685285A CS 256717 B1 CS256717 B1 CS 256717B1
Authority
CS
Czechoslovakia
Prior art keywords
block
output
input
controller
direct access
Prior art date
Application number
CS856852A
Other languages
English (en)
Slovak (sk)
Other versions
CS685285A1 (en
Inventor
Vladimir Holttmar
Ladislav Schwartz
Original Assignee
Vladimir Holttmar
Ladislav Schwartz
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vladimir Holttmar, Ladislav Schwartz filed Critical Vladimir Holttmar
Priority to CS856852A priority Critical patent/CS256717B1/cs
Publication of CS685285A1 publication Critical patent/CS685285A1/cs
Publication of CS256717B1 publication Critical patent/CS256717B1/cs

Links

Landscapes

  • Bus Control (AREA)

Description

256717
Vynález sa týká zapojenia spolupráce ra-diča priameho přístupu do památe z jednejsystémovej stavebnice prvkov a jeho ekviva-lentov so sériovým vstupno-výstupným radi-čom z inej systémovej stavebnice prvkov ajeho ekvivalentov.
Doteraz známe zapojenia s radičom pria-meho přístupu do památe z jednej systémo-vej stavebnice prvkov a jeho ekvivalentova so sériovým vstupno-výstupným radičomz inej systémovej stavebnice prvkov a jehoekvivalentov předpisovali a umožňovali ichspoluprácu len v rámci vlastnej systémovejstavebnice.
Vyššie uvedené nedostatky odstraňuje za-pojenie podlá vynálezu, ktorého podstata jev tom, že obojsmerné vstupy dolnej adres-nej slabiky bloku systémovej zbernice súspojené s obojsmernými vstupmi bloku ra-diča priameho přístupu do památe a dalejso vstupmi bloku výběru priameho přístupudo památe a tiež so vstupmi bloku deko-dera adresy a so vstupmi bloku návestiapříkaz — dáta, pričom obojsmerné dátovévstupy bloku systémovej zbernice sú spo-jené s obojsmernými vstupmi bloku radičapriameho přístupu do památe a dalej sovstupmi registra hornej adresnej slabiky atiež so vstupmi bloku radiča sériového vstu-pu a výstupu, zatia! čo obojsmerné riadia-ce vstupy bloku systémovej zbernice sú spo-jené s obojsmernými vstupmi bloku radičapriameho přístupu do památe a tiež so vstu-mi bloku výběru radiča priameho přístupudo památe a dalej so vstupmi bloku syn-chronizácie doby přístupu a tiež so vstup-mi. bloku radiča sériového vstupu a výstu-pu, pričom výstup potvrdenia priameho pří-stupu do památe bloku systémovej zberni-ce je spojený so vstupom bloku radiča pria-meho přístupu do památe a tiež so vstupombloku generovania žiadósti a so vstupombloku návestia příkaz — dáta, zatia! čo vý-stup systémových hodin bloku systémovejzbernice je spojený so vstupom bloku radi-ča priameho přístupu do památe a tiež sovstupom bloku synchronizácie doby přístu-pu, pričom výstup žiadósti o priamy pří-stup bloku radiča priameho přístupu do pa-máte je spojený so vstupom bloku systémo-vej zbernice a výstup nulovania bloku sy-stémovej zbernice je spojený so vstupombloku radiča sériového vstupu a výstupu, atiež so vstupom bloku radiča priameho pří-stupu do památe, ktorého výstup povole-nia je spojený so vstupom registra hornejadresnej slabiky a výstup strobovania blo-ku radiča priameho přístupu do památe jespojený so vstupom registra hornej adres-nej slabiky, ktorého výstupy hornej adres-nej slabiky sú spojené so vstupmi bloku sy-stémovej zbernice, zatia! čo výstup potvrde-nia žiadósti bloku radiča priameho přístu-pu do památe je spojený so vstupom blokusynchronizácie doby přístupu a tiež so vstu-pom bloku výběru radiča sériového vstupua výstupu a so vstupom bloku generovania žiadósti, zatia! čo výstup připravenosti blo-ku synchronizácie doby přístupu je spojenýso vstupom bloku radiča priameho přístupudo památe a výstup žiadósti bloku genero-variia žiadósti je spojený so vstupom blokuradiča priameho přístupu do památi, pri-čom výběrový výstup bloku dekódera adre-sy je spojený so vstupom bloku výběru ra-diča sériového vstupu a výstupu, ktoréhopovolovací výstup je spojený so vstupombloku radiča sériového vstupu a výstupu, za-tia! čo výstup bloku návestia příkaz — dátaje spojený so vstupom bloku radiča sériové-ho vstupu a výstupu, ktorého výstup žiados-ti je spojený so vstupom bloku generova-nia žiadósti, pričom sériový výstup dát blo-ku radiča sériového vstupu a výstupu je spo-jený so vstupom bloku prevodníka signálua sériový výstup dát bloku prevodníka sig-nálu je spojený so vstupom bloku radičasériového vstupu a výstupu.
Zapojenie podlá tohoto vynálezu je opro-ti doteraz známým zapojenlam výhodné pre-to, že umožňuje spoluprácu radičov priame-ho přístupu do památe a sériového vstupua výstupu z roznych systémových stavebnicprvkov a ich ekvivalentov, Priame spojenietakýchto prvkov nie je možné.
Na priloženom výkrese obr. 1 je zobraze-ná celková bloková schéma zapojenia podlátohoto vynálezu. Příklad konkrétnej realizácie vynálezu jeriešenie podlá obr. 1, vyznačujúce sa tým,že obojsmerné vstupy AI dolnej adresnej sla-biky bloku 1 systémovej zbernice sú spoje-né s obojsmernými vstupmi A2 bloku 2 ra-diča priameho přístupu do památe a dalejso vstupmi A4 bloku 4 výběru priameho pří-stupu do památe a tiež so vstupmi All blo-ku 11 dekódera adesy a so vstupmi B7 blo-ku 7 návestia příkaz — dáta. Obojsmernédátové vstupy B1 bloku 1 systémovej zber-nice sú spojené s obojsmernými vstupmi B2bloku 2 radiča priameho přístupu do pamá-te a dalej so vstupmi A3 registra 3 hornejadresnej slabiky a tiež so vstupmi B8 blo-ku 8 radiča sériového vstupu a výstupu. 0-bojsmerné riadiace vstupy Cl bloku 1 systé-movej zbernice sú spojené s obojsmernýmivstupmi C2 bloku 2 radiča priameho přístu-pu do památe a tiež so vstupmi B4 bloku 4výběru radiča priameho přístupu do památea dalej so vstupmi BB bloku 8 synchronizá-cie doby přístupu a tiež so vstupmi C8 blo-ku 8 radiča sériového vstupu a výstupu. Vý-stup 1A potvrdenia priameho přístupu do pa-máte bloku 1 systémovej zbernice je spo-jený so vstupom D2 bloku 2 radiča priame-ho přístupu do památe a tiež so vstupom A9bloku 9 generovania žiadósti a so vstupomA7 bloku 7 návestia příkaz — dáta. Výstup1C systémových hodin bloku 1 systémovejzbernice je spojený so vstupom F2 bloku 2radiča priameho přístupu do památe a tiežso vstupom C6 bloku 6 synchronizácie dobypřístupu. Výstup 2A žiadósti o priamy prí-

Claims (1)

  1. 25871^ s 6 stup bloku 2 radiča priameho přístupu dopamate je spojený so vstupom Dl bloku 1systémovej zbernice. Výstup 1B nulovaniabloku 1 systémovej zbernice je spojený sovstupom F8 bloku 8 radiča sériového vstupua výstupu a tiež so vstupom E2 bloku 2 ra-diča priameho přístupu do pamate, ktoréhovýstup 2B povolenia je spojený so vstupomB3 registra 3 hornej adresnej slabiky. Vý-stup 2C strobovania bloku 2 radiča priame-ho přístupu do pamate je spojený so vstu-pom G3 registra 3 hornej adresnej slabiky,ktorého výstupy 3A hornej adresnej slabikysú spojené so vstupmi F1 bloku 1 systémo-vfej zbernice. Výstup 2D potvrdenia žiadostibloku 2 radiča priameho přístupu do pamateje spojený so vstupom A6 bloku B synchro-nizácie doby přístupu a tiež so vstupom A5bloku 5 výběru radiča sériového vstupu avýstupu a so vstupom B9 bloku 9 generova-nia žiadosti. Výstup BA připravenosti bloku B synchro-nizácie doby přístupu je spojený so vstu-pom 12 bloku 2 radiča priameho přístupu dopamate. Výstup 9A žiadosti bloku 9 genero-vania žiadosti je spojený so vstupom G2 blo-ku 2 radiča priameho přístupu do pamati. Výběrový výstup 11A bloku 11 dekóderaadresy je spojený so vstupom B5 bloku 5výběru radiča sériového vstupu a výstupu,ktorého' povolovací výstup 5A je spojený sovstupom A8 bloku 8 radiča sériového vstu-pu ,a výstupu. Výstup 7A bloku 7 návestiapříkaz — dáta je spojený so vstupom D8bloku 8 radiča sériového vstupu a výstupu, ktorého výstup 8A žiadosti je spojený sovstupům C9 bloku 9 generovania žiadosti.Sériový výstup 8B dát bloku 8 radiča sério-vého vstupu a výstupu· je spojený so vstu-pom AÍ0 bloku 10 prevodníka signálu. Sé-riový výstup 10A dát bloku 10 prevodníkasignálu je spojený so vstupom E8 bloku 8radiča sériového vstupu a výstupu. Výstup4A bloku 4 výběru radiča priameho přístu-pu do pamate je spojený so vstupom H2 blo-ku 2 radiča priameho přístupu do pamate. Zapojenie, ktoré je predmetom tohío vy-nálezu, umožňuje spoluprácu prvkov z dvochrůzných systémových stavebnic. Zapojeniefunguje tak, že systémovou zbernicou je pro-stredníctvom výběru priameho přístupu dopamaťe ovládaný řadič priameho přístupudo pamate a prostredníctvom dekódera ad-resy spolu s výberom radiča sériového vstu-pu a výstupu. Systémovou zbernicou a ra-díčom priameho přístupu do pamate je ovlá-daný register hornej adresnej slabiky. Vrežime priameho přístupu do pamate je blo-kom generovania žiadosti vydaná žiadosť opriamy přístup a vzájomná spolupráca me-dzi radičom priameho přístupu do pamatea radičom sériového vstupu a výstupu jesynchronizovaná obvodmi synchronizáciedoby přístupu. Zapojenie podl'a tohto vynálezu umožňu-je spoluprácu prvkov z dvoch různých sy-stémových stavebnic. Toto zapojenie je po-užité v riadení terminálovej pokladně. Mů-že byť tiež použité aj v iných mikroproce-sorových radičoch zariadení. PREDMET Zapojenie spolupráce radičov priamehopřístupu do pamate a sériového vstupu avýstupu z různých systémových stavebnicprvkov, vyznačujúce sa tým, že obojsmernévstupy (AI) dolněj adresnej slabiky bloku(1) systémovej zbernice sú spojené s oboj-smernými vstupmi (A2) bloku (2) radičapriameho přístupu do pamate a ďalej sovstupmi (A4) bloku (4) výběru priamehopřístupu do pamate a tiež so vstupmi (All)bloku (11) dekódera adresy a so vstupmi(B7) bloku (7) návestia příkaz — dáta, pri-čom obojsmerné dátové vstupy (Bl) bloku(1) systémovej zbernice sú spojené s oboj-smprnými vstupmi (B2) bloku (2) radičapriameho přístupu do pamate a ďalej sovstupmi (A3) registra (3) hornej adresnejslabiky a tiež so vstupmi (B8) bloku (8)radiča sériového vstupu a výstupu, zatiaíčo obojsmerné riadiace vstupy (Cl) bloku(1) systémovej zbernice sú spojené s oboj-smernými vstupmi (C2) bloku (2) radičapriameho přístupu do pamate a tiež so vstup-mi (B4) bloku (4) výběru radiča priamehopřístupu do pamate a ďalej so vstupmi (B6)bloku (6) synchronizácie doby přístupu atiež so vstupmi (C8) bloku (8) radiča sé- YNÁLEZU riového vstupu a výstupu, pričom výstup(1A) potvrdenia priameho přístupu do pa-mate bloku (1) systémovej zbernice je spo-jený so vstupom (D2) bloku (2) radiča pria-meho přístupu do pamate a tiež so vstupom(A9) bloku (9) generovania žiadosti a sovstupom (A7) bloku (7) návestia příkaz —dáta, zatiaT čo výstup (1C) systémových ho-din bloku (1) systémovej zbernice je spo-jený so vstupom (F2) bloku (2) radiča pria-meho přístupu do pamate a tiež so vstupom(C6) bloku (6) synchronizácie doby přístu-pu, pričom výstup (2A) žiadosti o priamypřístup bloku (2) radiča priameho přístu-pu do pamate je spojený so vstupom (Dl)bloku (1) systémovej zbernice a výstup (1B)nulovania bloku (1) systémovej zbernice jespojený so vstupom (F8) bloku (8) radičasériového vstupu a výstupu a tiež so vstu-pom (E2) bloku (2) radiča priameho přístu-pu do pamate, ktorého výstup (2B) povo-lenia je spojený so vstupom (B3) registra (3) hornej adresnej slabiky a výstup (2C)strobovania bloku (2) radiča priameho pří-stupu do· pamate je spojený so vstupom (C3)registra (3) hornej adresnej slabiky, ktoré- 256717 7 ho výstupy (3Aj horné] adresnej slabiky súspojené so vstupmi (Fl) bloku (1) systémo-vej zbernice, zatiaí čo výstup (2D) potvrde-nia žiadosti bloku (2) radiča priameho pří-stupu do pamate je spojený so vstupom (A6jbloku (6) synchronizácie doby přístupu atíež so vstupom (A5) bloku (5) výběru ra-díča sériového vstupu a výstupu .a so vstu-pom (B9j bloku (9) generovania žiadosti,zatiaí čo výstup (6A) připravenosti bloku (6) synchronizácie doby přístupu je spoje-ný so vstupom (Í2j bloku (2J radiča pria-meho přístupu do pamate a výstup (9A) žia-dosti bloku (9j generovania žiadosti je spo-jený so vstupom (G2) bloku (2) radiča pria-meho přístupu do památi, pričom výběrovývýstup (HAJ bloku (lij dekódera adresyje spojený so vstupom (B5J bloku (o) vý-běru radiča sériového vstupu a výstupu, kto- 8 rého povolovací výstup (5A) je spojený sovstupom (A8) bloku (8) radiča sériovéhovstupu a výstupu, zatiaí čo výstup (7A) blo-ku (7) návestia příkaz — dáta je spojenýso vstupom (D8) bloku (8) radiča sériové-ho vstupu a výstupu, ktorého výstup (8Ajžiadosti je spojený so vstupom (C9j bloku(9) generovania žiadosti, pričom sériový vý-stup (8Bj dát bloku (8) radiča sériovéhovstupu a výstupu je spojený so vstupom(AlOj bloku (10] prevodníka signálu a sé-riový výstup (10AJ dát bloku (lOj prevod-níka signálu je spojený so vstupom (E8jbloku (8) radiča sériového vstupu a výstu-pu, pričom výstup (4Aj bloku (4) výběruradiča priameho přístupu do pamate je spo-jený so vstupom (H2j bloku (2) radiča pria-meho přístupu do pamate. 1-st výkresov
CS856852A 1985-09-26 1985-09-26 Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov CS256717B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS856852A CS256717B1 (sk) 1985-09-26 1985-09-26 Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS856852A CS256717B1 (sk) 1985-09-26 1985-09-26 Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov

Publications (2)

Publication Number Publication Date
CS685285A1 CS685285A1 (en) 1987-09-17
CS256717B1 true CS256717B1 (sk) 1988-04-15

Family

ID=5416490

Family Applications (1)

Application Number Title Priority Date Filing Date
CS856852A CS256717B1 (sk) 1985-09-26 1985-09-26 Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov

Country Status (1)

Country Link
CS (1) CS256717B1 (cs)

Also Published As

Publication number Publication date
CS685285A1 (en) 1987-09-17

Similar Documents

Publication Publication Date Title
GB2349965A (en) Memory module including a memory module controller
US4757439A (en) Memory bus architecture
KR930002962A (ko) 프로그램 가능한 제어기
CS256717B1 (sk) Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov
KR970705084A (ko) 감소된 핀 계수를 가진 집적된 제 1 버스 및 제 2 버스 콘트롤러(Integrated primary Bus and Secondary Bus Controller with Reduced Pin Count)
EP0130471A3 (en) Interface controller for connecting multiple asynchronous buses and data processing system including such controller
JPS56118128A (en) Interruption controlling system for peripheral control chip of microcomputer
GB2211325A (en) DMA controller
JPS6426262A (en) 16 bit microprocessor system
EP0382342A3 (en) Computer system dma transfer
IE55080B1 (en) Electronic switching system
JPS6048504A (ja) シ−ケンスコントロ−ラの接続方式
JPS6044712B2 (ja) バス接続によるデ−タ転送方式
JPS6217780B2 (cs)
JPH0350604A (ja) マルチシーケンス制御装置
EP0330110A3 (en) Direct memory access controller
JPS6478337A (en) Control system for main memory access priority order
JPH0142017B2 (cs)
JPH022446A (ja) バス争奪方式
JPH0311446A (ja) メモリの接続制御回路
JPS5744278A (en) Selecting system of memory module
JPS62113207A (ja) バス制御方式
JPS5764835A (en) Direct memory access system of microprocessor
JPS6059462A (ja) 双方向デ−タ・バスのパイプライン・アクセス・メモリ
JPS5824926A (ja) プログラマブルコントロ−ルシステム