CS254614B1 - Zapojení vícevstupovóho analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu - Google Patents

Abstract

Řešení se týká zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu, použitelného zejména pro počítačové řízení progresivních technologií tepelného zpracování, kde je důležité dodržovat definovaný průběh tepelného procesu a je zde vysoká úroveň průmyslového rušení. Podstatou zapojení je, že měřicími vstupy zapojení jsou vstupy multiplexoru, jehož další vstupy jsou spojeny s výstupy zdroje normálových napětí, přičemž adresovací vstupy multiplexoru jsou spojeny se vstupními obvody počítače přes pamět adresy kanálu, zatímco výstup multiplexoru je spojen s integračním vstupem integračního zesilovače, jehož odsávací vstup je spojen s výstupem klíčovaného zdroje proudu, zatímco výstup integračního zesilovače je spojen s rozhodovacím vstupem synchronizovaného rozhodovacího členu, jehož synchronizační vstup je spojen s hodinovým vstupem bloku programovatelných čítačů, přičemž klíčovací výstup synchronizovaného rozhodovacího členu je spojen s řídicím vstupem klíčovaného zdroje proudu, přičemž měřicí výstup rozhodovacího členu je spojen se vstupními obvody počítače přes blok programovatelných čítačů.

Description

Vynález se týká zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu, použitelného zejména pro počítačové řízení progresivních technologií tepelného zpracování, kde je důležité dodržovat definovaný průběh tepelného procesu a je zde vysoká úroveň průmyslového rušení.

V současné době jsou pro počítačové řídicí systémy používány přímé analogově číslicové převodníky nebo převodníky s mezipřevodem na frekvenci pulsů, případně na časový interval.

Tyto převodníky v běžně používané formě nejsou vhodné pro řízeni! procesu progresivních technologií tepelného a chemicko-tepelného zpracování. Většinou je zde nutné umístit převodníky’ v blízkosti měřicích čidel, přičemž samotný mikropočítač je umístěn ve vzdálenějším místě s vhodnými klimatickými podmínkami. Z hlediska průmyslového rušení je nutné provést důsledné galvanické oddělení obvodů vlastního převodníku od vstupních obvodů počítače.

V případě požadavků na vyšší přesnost, která u progresivních technologií je nutná, je zapotřebí vícebitového převodu a galvanické oddělení celého datového slova je obtížné.

Dalším nutným požadavkem na převodník je možnost zpracování více signálů z čidel o různých jmenovitých úrovních při vysoké přesnosti stability nuly a konstanty převodu. Pro použití převodníku pro účely tepelného a chemicko-tepelného zpracování materiálů nemusí být rychlost převodníků vysoká.

Uvedení nevýhody odstraňuje zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu, jehož podstatou je, že měřicími vstupy zapojení jsou vstupy multiplexoru, jehož další vstupy jsou spojeny s výstupy zdroje normálových napětí, přičemž adresovací vstupy multiplexoru jsou spojeny s výstupy paměti adresy kanálu, zatímco výstup multiplexoru je spojen s integračním vstupem integračního zesilovače, jehož odsávací vstup je spojen s výstupem klíčovaného zdroje proudu, zatímco výstup integračního zesilovače je spojen s rozhodovacím vstupem synchronizovaného rozhodovacího členu, jehož synchronizační vstup je spojen s hodinovým vstupem bloku programovatelných čítačů, přičemž klíčovací výstup vzorkovacího rozhodovacího členu je spojen s řídicím vstupem klíčovaného zdroje proudu, přičemž měřicí výstup rozhodovacího členu je spojen s měřicím vstupem bloku programovatelných čítačů a přitom datová sběrnice počítače přivedená na vstupní datovou svorku je spojena s datovou svorkou bloku programovatelných čítačů a datovou svorkou paměti adresy kanálu, a dále vstupní zápisová svorka je spojena se zápisovou svorkou bloku programovatelných čítačů a se zápisovou svorkou paměti adresy kanálu, a vstupní čtecí svorka je spojena se čtecí svorkou bloku programovatelných čítačů.

Mezi multiplexor a integrační zesilovač je možno vřadit zesilovač pro přizpůsobení napětových úrovní. Dále mezi pamět adresy kanálu a multiplexor a mezi vzorkovací rozhodovací člen a blok programovatelných čítačů je možno vložit oddělovací členy.

Výhodou zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu je vysoká odolnot průmyslovému rušení, která je zajištěna umístěním převodníku v blízkosti měřicích míst a vlastni přenos informace se děje číslicově v sériovém tvaru. Odolnost proti rušení je ještě zvýšena zařazením galvanických oddělovacích členů a přenosem proudovou smyčkou.

Další výhodou je automatické nastavování nuly i konstranty převodu, které umožňuje dosáhnout trvalé vysoké přesnosti měření při použití běžných konstrukčních prvků, bez nutnosti používání přesných a teplotně stabilních elementů, které jsou řádově dražší oproti běžným prvkům. Tím jsou dány i malé pořizovací náklady při dosažení velmi vysoké přesnosti. Dlouhodobou stabilitu převodníku dále zvyšuje generace řídicí frekvence převodníku a i tvorba délky měřicího intervalu ze stejného zdroje kmitočtu. Zapojení umožňuje snadné zptacovánl analogového signálu z více měřicích míst.

Nový účinek zapojení spočívá v tom, že zapojení převodníku umožňuje zpracováni analogového signálu z více měřicích míst, přičemž u převodníku je průběžně programově kompenzována nula a nastavována konstanta převodu s možností nezávislého nastavováni jak konstanty převodu, tak přesností převodu pro každý měřidí kanál zvlášt mezi jednotlivými měřeními. Zapojení umožňuje snadné galvanické oddělení převodníku od vstupních obvodů počítače i při vysoké přesnosti převodu s vícebitovým datovým přenosem.

Příkladné provedení zapojení podle vynálezu je schematicky vyznačeno na přiloženém výkrese - obr. 1. Zapojení je sestaveno tak, že vstupy 1.1 až 1 ,N bloku 2 multiplexoru jsou měřicími vstupy zapojení a referenční vstupy 1 .N+l až 1,M bloku 2 multiplexoru jsou spojeny s výstupy 2.N+l až 2.M zdroje 2 normálových napětí, přičemž adresovací vstupy ΙΑ. 1 až 1A.K multiplexoru 2 jsou spojeny s výstupy 7A. 1 až 7A.K paměti T_ adresy kanálu, zatímco výstup bloku multiplexoru 2 je spojen s integračním vstupem integračního zesilovače 2, jehož odsávací vstup je spojen s výstupem klíčovaného zdroje 4 proudu, zatímco výstup integračního zesilovače 2 je spojen s rozhodovacím vstupem synchronizovaného rozhodovacího členu 2, jehož synchronizační vstup je spojen s hodinovým výstupem bloku 2 programovatelných čítačů, přičemž klíčovací výstup vzorkovacího rozhodovacího členu 2 j^e spojen s řídicím vstupem klíčovaného zdroje 2 proudu, přičemž měřicí výstup rozhodovacího členu 2 je spojen s měřicím vstupem bloku 6 programovatelných čítačů a přitom datová sběrnice počítače přivedená na vstupní datovou svorku 12.1 je spojena s datovou svorkou 6.1 bloku 2 programovatelných čítačů a datovou svorkou 7.1 paměti J_ adresy kanálu, a dále vstupní zápisová svorka 12.2 je spojena se zápisovou svorkou 6.2 bloku 2 programovatelných čítačů a se zápisovou svorkou 7.2 paměti 2 adresy kanálu a vstupní čtecí svorka 12.3 je spojena se čtecí svorkou 6.3 bloku 6 programovatelných čítačů.

Dunkce zapojení spočívá v tom, že signály z čidel jsou přivedeny na měřicí vstupy

1.1 ač 1.N multiplexoru 2, ^na jehož další referenční vstupy 1.N+l až 1,M jsou přivedena normálová napětí. Programově je zajištěno přepínaní signálů čidel a normálových napětí pmocí adresovacích vstupů ΙΑ.1 až 1A.K, řízených přes pamět 2 adresy kanálu z datové svorky

12.1 počítače a zápisové svorky 12.2 počítače.

Signál vybraný multiplexorem je integrován a při dosažení definované úrovně výstupního napětí integrátoru je uveden v činnost synchronizovaný rozhodovací člen po příchodu nějbližšího synchronizačního impulsu, který je přiveden z hodinového výstupu bloku 2 programovatelných čítačů. Klíčovací výstup synchronizovaného rozhodovacího členu ovládá přes klíčovaný zdroj 4_ proudu odsávání definované velikosti náboje na integračním kondezátoru integračního zesilovače 2- Během odsáváni synchronizační impulsy přicházejí na měřicí výstup synchronizovaného rozhodovacího členu 2 ^a ea měřicí vstup bloku 2 programovatelných čítačů, kde jsou tyto impulsy počítány po definovanou dobu, jejíž velikost je odvozena od programově definovaného počtu impulsů synchronizační frekvence. Blok 2 programovatelných čítačů je programově ovládán počítačem pomocí vstupní datové svorky 12.1, vstupní zápisové svorky 12.2 a vstupní čtecí svorky 12.3.

Programová kompenzace nuly je zajištována programově odečtením hodnoty změřené převodníkem při připojení nulově hodnoty normálového napětí na jeden z referenčních vstupů multiplexoru 2 hodnoty změřené při připojení čidla na měřicí vstup multiplexoru 2- Potom následuje připojení normálového napětí na další z referenčních vstupů multiplexoru 2 ^a programově je upravena doba impulsu, po kterou se provádí čítání synchronizačních impulsů blokem 2 programovatelných čítačů tak, aby konstanta převodu odpovídala požadované hodnotě. Přesnost měření vstupních napětí z čidel je tedy dána pouze přesností normálových napětí zdroje 2 normálových napětí a veškeré ostatní ohyby jsou automaticky kompenzovány.

Druhé příkladné provedení podle vynálezu je schematicky vyznačeno na přiloženém výkrese - obr. 2. Zapojení podle prvního příkladu je doplněno o zesilovač 8, který je vřazen mezi multiplexor 2 ^a integrační zesilovač 2 tak, že výstup multiplexoru 2 je spojen se vstupem zesilovače 2 ^a výstup zesilovače 2 je spojen s integračním vstupem integračního zesilovače 2· Dále je zapojeni doplněno o soustavu 2 oddělovacích členů, která je vřazena mezi pamět 2 adresy kanálu a multiplexor 2 tak, že výstupy 7A.1 až 7A.K paměti 2 adresy kanálu jsou spojeny s prvním až K-tým výstupem soustavy 9 oddělovacích členů, jejíž první až K-tý výstup je spojen se vstupy ÍA.1 až 1A.K multiplexoru 2· Další oddělovací členy jsou zapojeny tak, že synchronizační vstup synchronizovaného rozhodovacího členu 2 je spojen s výstupem prvního oddělovacího členu 10, jehož vstup je spojen s hodinovým výstupem bloku 6_ programovatelných čítačů a měřicí výstup rozhodovacího členu 2 je spojen se vstupem druhého oddělovacího členu 11, jehož výstup je spojen s měřicím vstupem bloku 6 programovatelných čítačů.

Funkce zapojení je prakticky stejné jako u prvního příkladu s tím rozdílem, že zesilovač 2 přizpůsobuje výstupní napětí multiplexoru 2 jmenovitému vstupnímu napětí integračního zesilovače 2· Soustava 2 oddělovacích členů, první oddělovací člen 10 a druhý oddělovací člen 11 galvanicky oddělují vstupní obvody počítače od vlastního převodníku, což zajištuje vysokou odolnost proti průmyslovému rušení.

Claims (3)

1. Zapojení vícevstupového analogově číslicového převodníku s programovou kompenzací nuly a nastavováním konstanty převodu, u něhož vstupy multiplexoru jsou měřicími vstupy zapojení a referenční vstupy multiplexoru jsou spojeny s výstupy zdroje normálových napětí, vyznačené tím, že adresovací vstupy (1A.1 až 1A.K) multiplexoru (1) jsou spojeny s výstupy (7A.1 až 7A.K) paměti (7) adresy kanálu, zatímco výstup multiplexoru (1) je spojen s integračním vstupem integračního zesilovače (3), jehož odsávací vstup je spojen's výstupem klíčovaného zdroje (4) proudu, zatímco výstup integračního zesilovače (3) je spojen s rozhodovacím vstupem synchronizovaného rozhodovacího členu Jí5) , jehož synchronizační vstup je spojen s hodinovým výstupem bloku (6) programovatelných čítačů, přičemž klíčovací výstup synchronizova ného rozhodovacího členu (5) je spojen s řidícím vstupem klíčovaného zdroje proudu (4), přičemž měřicí výstup synchronizovaného rozhodovacího členu (5) je spojen s měřicím vstupem bloku (6) programovatelných čítačů a přitom datová sběrnice počítače převedená na vstupní datovou svorku (12.1) je spojena s datovou svorkou (6.1) bloku (6) programovatelných čítačů a datovou svorkou (7.1) paměti (7) adresy kanálu, a dále vstupní zápisová svorka (12.2) je spojena se zápisovou svorkou (6.2) bloku (6) programovatelných čítačů a se zápisovou svorkou (7.2) paměti (7) adresy kanálu, a vstupní čtecí svorka (12.3) je spojena se čtecí svorkou (6.3) bloku (6) programovatelných čítačů.

2. Zapojení podle bodu 1, vyznačené tím, že zesilovač (8) je vřazen mezi multiplexor (1) a integrační zesilovač (3) tak, že výstup multiplexoru (1) je spojen se vstupem zesilovače (8) a výstup zesilovače (8) je spojen s integračním vstupem integračního zesilovače.

3. Zapojení podle bodu 1 nebo podle bodu 2, vyznačené tím, že soustava (9) oddělovacích členů je vřazena mezi pamět (7) adresy kanálu a multiplexoru (1) tak, že výstupy (7A.1 až 7A.K) paměti (7) adresy kanálu jsou spojeny s prvním až K-tým vstupem soustavy (9) oddělovacích členů, jejíž první až K-tý výstup je spojen se vstupy (1A.1 až 1A.K) multiplexoru (1), zatímco synchronizační vstup synchronizovaného rozhodovacího členu (5) je spojen s výstupem prvního oddělovacího členu (10), jehož vstup je spojen s hodinovým výstupem bloku (6) programovatelných čítačů, přičemž měřici výstup rozhodovacího členu (5, je spojen se vstupem druhého oddělovacího členu (11), jehož výstup je spojen s měřicím vstupem bloku (6) programovatelných čítačů.